Heras schrijft: "Het plan van de curatoren van het failliete kabelbedrijf KPNQwest zou door de rechter zijn goedgekeurd waardoor het netwerk nog tot eind juni operationeel kan blijven, meldt persbureau Reuters. Door de goedkeuring van het plan kan het netwerk nog tot eind juni in de lucht worden gehouden. Eerder meldde een anonieme tipgever aan ZDNet dat het netwerk al zou zijn stilgelegd."
Omdat KPN nog resterende schulden aan KPNQwest af moet lossen en diverse klanten toezeggingen hebben gedaan wordt er extra tijd gekocht voor de afnemers om op zoek te gaan naar een andere aanbieder, en hebben de curators nog een paar weken de mogelijkheid om een volledig functionerend netwerk aan te bieden aan potentiële kopers. Zodra de stekker er definitief uit gaat wordt de verkoop niet alleen moeilijker, maar verliest Europa naar schatting een kwart van zijn internet-capaciteit:
Maandag had KPNQwest om 18.00 uur uitsluitsel moeten geven of het genoeg geld had ingezameld om het netwerk inderdaad operationeel te houden, maar die deadline werd verschoven naar 12.00 uur de volgende dag.
Die deadline verstreek echter geruisloos. De gehele dag zijn de curatoren van het bedrijf en het hoofdkantoor van KPNQwest zelf onbereikbaar. Nu het noodplan door de rechter is goedgekeurd zou het netwerk de komende weken nog operationeel blijven.
There is now a little confusion about when Intel will release Springdale. 
Maar wat als je nou ervoor zou kunnen zorgen dat als je een bit leest, deze bit gecached wordt en zo in de volgende cycle transparant teruggeschreven kan worden? Dan hoef je niet meer te terug te schrijven, want dat doet het geheugen zelf, en kun je dus net als bij SRAM bij iedere klok een nieuwe waarde ophalen. Maar daarvoor zijn er wel twee veranderingen nodig. De eerste verandering moet ervoor zorgen dat als je een geheugenplek leest, je van een andere kunt lezen. De andere verandering is een klein stukje cache dat toegevoegd moet worden om de gelezen waarden te cachen. Uiteraard komen er nog enkele anderen problemen om de hoek kijken, maar IBM heeft het voor elkaar gekregen en zal deze nieuwe geheugen architectuur op het komende VLSI symposium presenteren:
1)
1)
)
44)
)
3)
Motorola's 1-Mbit MRAM is based on a memory cell defined by a single transistor (1T) and a single Magnetic Tunnel Junction (MTJ), with read and write cycles of less than 50-ns. The 64-Kbit x 16 memory design is based on a 0.6-micron CMOS process and was fabricated on a 200-mm substrate using copper interconnects.
Het idee is om via 802.11b - beter bekend als 
De VVD is er voorstander van dat iedere minister afzonderlijk een actieplan maakt voor ICT, meldt ICT-woordvoerster Hella Voûte-Droste van de VVD-Tweede Kamerfractie. "Daarnaast moet er een overkoepelend plan komen dat de gehele regering draagt", aldus Voûte. Het kamerlid vreest dat een ICT-staatssecretaris een 'excuus-Truus' wordt, waarop de overige bewindslieden hun verantwoordelijkheden afschuiven.
De data zal binair opgeslagen worden, op de bekende manier van een gaatje of geen gaatje. Hiervoor wordt een plastic oppervlak gebruikt, dat zich aan de bovenkant van de in ontwikkeling zijnde chips bevindt. Dit laagje plastic bevindt zich bovenop wat silicium, de stof die onder andere ook gebruikt wordt voor de fabricage van processoren. Aan de bovenkant hangen ongeveer duizend minuscule voorwerpen, die te vergelijken zijn met de arm van een grammofoonplaat met een hete naald erin. Deze armen zijn van twee verschillende materialen gemaakt, die niet allebei evenveel uitzetten bij een hoge temperatuur. Zo wordt bij vierhonderd graden Celsius de arm iets gebogen, waardoor de naald in het plastic geduwd wordt en er een gaatje ontstaat. Door nogmaals de naald tegen het oppervlak te duwen, maar dan iets naast het gat, warmt het materiaal op en vult het gat zich weer. Op deze manier is het dus mogelijk om meerdere keren nieuwe data over bestaande gegevens heen te schrijven. Om te lezen wordt de temperatuur van de arm met honderd graden verlaagd, zodat de naald net iets boven het oppervlak blijft. Vervolgens wordt de weerstand tussen het oppervlak en het silicium eronder gemeten. Aan de hand hiervan is te bepalen of er zich al dan niet een gat onder de naald bevindt. Hoewel de techniek nog niet op dezelfde snelheid kan werken als concurrerende technieken, ziet IBM toch genoeg toepassingen. De tijd zal moeten uitwijzen of deze op zich interessant klinkende technologie het zal gaan halen.
In a statement released two days before a Senate subcommittee is scheduled to hold hearings on the global body, Burns said the change was necessary because ICANN has exceeded its authority, does not operate in an open fashion, and is dangerously unaccountable to Internet users, businesses and other key interest groups. "The U.S. needs to ensure ICANN operates with the same sort of internal processes as in any other federal agency," he said.
"We are extremely proud of our eighth-generation processor design, and extremely pleased to have a vendor like NurLogic that we can count on to deliver," said Bruce Gieseke, Senior AMD Fellow, Computation Products Group. "Not only did NurLogic work diligently with us throughout the design and validation phases, they designed a PLL that exceeded our expectations."
The voltage island process will allow the creation of chips that can range from 0.7 volts to 1.2 volts. IBM's current ASIC process produces processors that range from 1.3 volts to 1.8 volts, the company said.
