Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 20 reacties
Bron: SiliconStrategies.com

Op SiliconStrategies.com kunnen we lezen dat IBM een embedded DRAM geheugen heeft ontworpen dat bijna zo snel is als een SRAM geheugen. Bij SRAM wordt een geheugenbit met behulp van een data-flipflop, een aantal transistors, opgeslagen. Als je een geheugenplek van een SRAM uitleest, dan gaat de waarde niet verloren. Bij DRAM wordt een bit in het geheugen echter in een condensator opgeslagen. Als je de waarde van de condensator uitleest, dan gaat de inhoud ervan verloren. Bij DRAM moet deze transistor daarom opnieuw opgeladen worden, wat door de gelezen waarde weer terug te schrijven te weeg wordt gebracht. DRAM is dus in feite per definitie twee keer langzamer dan SRAM bij dezelfde klok. Het voordeel van DRAM is echter dat een condensator vele male kleiner is dan een data-flipflop met als gevolg een grotere geheugendichtheid en dus kleinere chips.

IBM logoMaar wat als je nou ervoor zou kunnen zorgen dat als je een bit leest, deze bit gecached wordt en zo in de volgende cycle transparant teruggeschreven kan worden? Dan hoef je niet meer te terug te schrijven, want dat doet het geheugen zelf, en kun je dus net als bij SRAM bij iedere klok een nieuwe waarde ophalen. Maar daarvoor zijn er wel twee veranderingen nodig. De eerste verandering moet ervoor zorgen dat als je een geheugenplek leest, je van een andere kunt lezen. De andere verandering is een klein stukje cache dat toegevoegd moet worden om de gelezen waarden te cachen. Uiteraard komen er nog enkele anderen problemen om de hoek kijken, maar IBM heeft het voor elkaar gekregen en zal deze nieuwe geheugen architectuur op het komende VLSI symposium presenteren:

IBM Corp. is set to release an embedded DRAM design on Monday (June 10) with cycle times that approach those of SRAM, the current memory of choice for chip-scale systems. The company's Microelectronics Division will introduce an embedded DRAM with a 2.9-nanosecond random access cycle time, slicing off about half the time it takes a conventional architecture to take in commands. The device is ready for use today and built in a 0.13-micron process. The company will present details of a 9-Mbit device at the VLSI Symposium this week in Hawaii.

Lees meer over

Moderatie-faq Wijzig weergave

Reacties (20)

daarnet nog MRAM, nu weer dit

Eindelijk word er duidelijk vooruitgang gemaakt in de geheugen technologiŽn.

Dit lijkt me echt wel heel nuttig, want momenteel is het geheugen nog altijd een tragere factor. Als ooit het geheugen op een *zelfde* snelheid van de CPU (fsb) zou kunnen komen dat zoui pas snelheden geven ;)
Kwa snelheid is het geen vooruitgang als je het artikel goed leest, het benaderd de snelheid van SRAM en is dus nog steeds iets langzamer. Alleen door de grotere dichtheid kan je uiteindelijk dus meer geheugen kwijt op je "reepjes" en dat betekend dus dat je met hetzelfde aantal sloten op je mobo meer geheugen kwijt kunt wat een goede zaak is, zeker als je steeds compactere systemen wilt bouwen.
Net als SCSI vs IDE. Serial ATA is niet sneller dan SCSI, maar wel sneller dan ATA133.
Oftewel het snelle maak je niet sneller, maar het meest gebruikte trek je qua snelheid meer naar de snellere
3 topics met IBM

IBM Embedded DRAM benadert SRAM snelheden
IBM maakt nano-ponskaart voor dataopslag
IBM presenteert 'voltage islands' voor zuinigere chips

IBM heeft het maar druk.
IBM is goed bezig :) (of dat hopen we teminste)
Eerste verlies in acht jaar dreigt voor IBM,

Hitachi koopt harde schijf divisie IBM,

Servermarkt krimpt met 15 procent

Het gaat echt goed met IBM....
IBM, en ook andere grote IT bedrijven doen erg veel onderzoek. IBM heeft heel vaak als eerste de nieuwe technieken in processoren en andere hardware zitten. Denk aan SOI, Microdrive, meerdere procs per core, fluid baring hd's en noem het allemaal maar op.

Deze bedrijven zijn dus best wel waardevol wat dat betreft. Bedrijven als Dell en Packerd Bell doen niks anders dan pc's maken en verkopen maar ze hebben waarschijnlijk nog nooit wat nuttigs qua hardware onderzocht.
Dell: misschien niet qua chips en printplaten, maar zeker wel op het gebied van kasten, servers, ... etc.
Dat mogen dan wat minder "ingewikkelde" hardwarezaken zijn, maar wat mij betreft is Dell absoluut een vernieuwend bedrijf.
1)
SRAM is minimaal 4 transistoren tegenwoordig, Japanners (Fujistu of NEC) hebben ontdekt dat de quantummechanische tunnelstromen twee van de zes transistoren overbodig maken.

2)
DRAM condensatoren lopen acuut leeg bij uitlezen, dat is hoe je weet dat er een 1 stond. Dus een DRAM chip moet ervoor zorgen dat die bit gerefreshed wordt. Wat IBM nu doet is voorkomen dat deze refresh interfereert me de volgende read.

edit:
was dus reactie op victorv8
Dissection,
de "IBM" knop op je toetsenbord blijft een beetje hangen geloof ik :)
zouden ze dit ook in SDRAM gaan proppen ? zou wel relaxed zijn in opvolging van DDR2 wellicht..
nee, want daar gebeurt het als het ware al volgens mij
EDRAM lost het probleem van klassiek DRAM juist op een efficiŽnte manier op. Het is dus zeker een vervanging van (DDR) (S)DRAM. Lees het artikel en laat je niet van de wijs brengen: al het conventioneel ram geheugen in je bak is gewoon DRAM.
De tekst in het Nederlands boven het Engelse citaat is (op z'n zachts gezegd) niet helemaal correct:

Bij SRAM wordt de data inderdaad in een flipflop opgeslagen. Ieder bit bestaat daarom uit minstens 6 transistoren.De stand van de flipflip wordt door mee-koppeling in stand gehouden. (Dat is het idee van een flipflip :-) )
Bij DRAM wordt de data opgeslagen in een condensatortje. Aan deze condensator zit ook nog een transistor. Deze transistor zorgt er voor dat de data (lading op de condensator) NIET verloren gaat als je het bit uitleest. Aangezien slechts 1 transistor per bit nodig is in plaats van 6, is DRAM dus goedkoper. DRAM geheugen moet wel gefreshed worden, omdat de condensatortjes langzaam leeg lopen, (1000 maal per seconde of zo) maar dat heeft NIETS te maken met het wel of niet uitlezen van de geheugen cel.

DRAM is om die reden dus ook NIET principieel 2x trager dan SRAM, dat heeft andere oorzaken.
IBM Embedded DRAM benadert SRAM snelheden
Op SiliconStrategies.com kunnen we lezen dat IBM een embeded
Embedded, embeded?
O+ I wil keep this in my memory... O+
Gepost door abraxas dinsdag 11 juni 2002 - 20:44 Score: 0 (Overbodig)
zouden ze dit ook in SDRAM gaan proppen ? zou wel relaxed zijn in opvolging van DDR2 wellicht..
edit:

sorry... dacht dat het over SD ging... bedacht de D er zelf bij... ging dus over SRam...
SDRAM is DRAM en moet dus ook ververst worden
.....De eerste verandering moet ervoor zorgen dat als je een geheugenplek leest, je van een andere kunt lezen.


wasup ?! :?
Da's helemaal niets bijzonders. Een eerste aanzet daartoe was -pakweg- 6 jaar geleden met EDO. Daarna kwam SDRAM, wat precies doet wat hier wordt voorgesteld. Alleen is dit voor embedded, en daarin is men niet zo snel ;-)
Heel mooi.

Nu alleen nog maar wachten tot de eerste producten.

/offtopic
Toch wel mooi om te zien dat er ondanks de slechte ICT economie men nieuwe technieken ontwikkeld.
zouden ze dit ook in SDRAM gaan proppen ? zou wel relaxed zijn in opvolging van DDR2 wellicht..

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True