TSMC Technology Symposium 2022

Inleiding

In dit artikel bespreken we het TSMC 2022 Technology Symposium, waarbij Tweakers aanwezig was. We gaan onder meer in op TSMC's toekomstige N3-procedé met 'flexibele' transistorconfiguraties en op TSMC's eerste 2nm-procedé met nieuwe nanosheettransistors en een geheel nieuw systeem voor stroomtoevoer. Daarnaast blikken we vooruit, voorbij de 2nm met nieuwe transistorsoorten en mogelijk zelfs siliciumvervangers. Ook bespreken we de nieuwe chipfabrieken die de Taiwanese chipmaker op de planning heeft staan en de verwachting dat TSMC voorlopig geen chipfabriek in Europa neerzet.

In Amsterdam hield TSMC voor het eerst sinds 2019 weer een fysieke uitvoering van zijn jaarlijkse Technology Symposium. Tijdens deze bijeenkomsten deelt TSMC het laatste nieuws over de roadmap voor zijn komende productgeneraties. De Taiwanese chipgigant maakt chips voor bedrijven als Apple, AMD en Nvidia, dus in feite licht het bedrijf met zijn symposium een tipje van de sluier over de technieken die zulke chipontwerpers in de komende jaren zullen gebruiken voor het maken van nog snellere en zuinigere chips.

Het verkleinen van transistors wordt steeds lastiger, maar desondanks ziet 's werelds grootste chipproducent voorlopig voldoende mogelijkheden om zijn nodes te blijven schalen. Met zijn eerstvolgende procedé, N3, blijft het bedrijf bijvoorbeeld nog bij de welbekende finfet, een transistortype dat inmiddels al bijna een decennium oud is. Wel nieuw is FinFlex, waarmee chipontwerpers verschillende finfetconfiguraties met verschillende aantallen 'vinnen' kunnen kiezen voor betere prestaties of een lager stroomverbruik. Bovendien komt het bedrijf met vijf verschillende N3-nodes, die ieder bedoeld zijn voor specifieke doeleinden.

In 2025 zal TSMC zijn transistors verder terugschalen met de introductie van zijn eerste '2nm'-procedé, N2. Dat wordt bereikt door een overstap op gate-all-aroundtransistors, genaamd nanosheets, en backside power delivery. Ook voorbij de 2nm ziet het bedrijf nog mogelijkheden met technieken als High-NA-euv, nieuwe transistortypen en materialen die silicium wellicht kunnen vervangen. Op al deze zaken gaan we in dit artikel dieper in.

Natuurlijk leven we in tijden van chiptekorten en daarom besteedt TSMC ook de nodige aandacht aan investeringen voor het uitbreiden van zijn productiecapaciteit. Dat kwam ditmaal uit een verrassende hoek. Voor het eerst in zijn 35-jarige bestaan investeert TSMC namelijk ook in capaciteitsuitbreidingen op 'oude nodes', met vier nieuwe fabrieken. Die komen te staan in China, Japan en Taiwan.

TSMC-ceo C.C. Wei tijdens TSMC Technology Symposium 2022 — TSMC-ceo C.C. Wei tijdens het TSMC Technology Symposium 2022. Bron: TSMC

N3: flexibele finfets op vijf verschillende nodes

Het eerstvolgende procedé op TSMC's roadmap is N3, het startschot voor wat TSMC zijn '3nm-familie' noemt. De massaproductie daarvan moet, ondanks uitstel, nog steeds in de tweede helft van 2022 van start gaan. Daadwerkelijke chips moeten dan tegen het begin van 2023 aan de eerste klanten worden geleverd.

Met zijn N3-procedés gebruikt TSMC nog steeds finfets, waar concurrent Samsung met zijn 3nm-procedé wil overstappen op geavanceerdere gate-all-aroundtransistors. Finfets hebben drie gates, die het vinvormige kanaal van de transistor van verschillende kanten omsluiten. Dat transistortype werd geïntroduceerd omdat zo'n tri-gate een hogere stroomsterkte mogelijk maakt, wat leidt tot sneller schakelende transistors en daarmee betere prestaties. Gate-all-aroundtransistors gaan nog een stapje verder, met gates die het channel volledig omsluiten, zoals de naam doet vermoeden. Dat betekent nog meer contactoppervlak met de gate en daarmee snellere transistors.

Het bedrijf zei eerder dat finfets een volwassen en goed presterende technologie zijn, en dat het gebruik van finfets ook financieel gunstiger is voor klanten. Er zit volgens TSMC dan ook nog genoeg rek in dat transistortype voor een nieuwe nodeverkleining, hoewel de eerste finfets bijna een decennium geleden van de band rolden. TSMC werkt overigens ook aan de overstap naar gaa en doet dat met zijn N2-node, waarover straks meer.

Vijf N3-nodes in drie jaar

N3 wordt TSMC's eerste node in de N3-familie, waarvan de productie in de tweede helft van dit jaar begint. Vermoedelijk gaat dit om productie voor bepaalde processors, bijvoorbeeld voor klanten als Apple. In de komende jaren volgen nog vier andere N3-nodes, die verbeteringen met zich meebrengen en/of bedoeld zijn voor specifieke doeleinden, beginnend met N3E.

N3E wordt voornamelijk een efficiënter en flexibeler procedé dan het oorspronkelijke N3. N3E is specifiek bedoeld om de process window te verbreden. Dat moet betere yields en een kortere productietijd opleveren, naast betere transistorprestaties en minder stroomverbruik. Deze node moet daarmee geschikt zijn voor een groter aantal doeleinden en klanten. Volgens analisten van Morgan Stanley wordt dit bereikt door het aantal lagen dat met euv-lithografie wordt geproduceerd, te verlagen. Dat moet die node makkelijker te produceren maken dan N3. Dit zou echter ten koste gaan van wat transistordichtheid. Morgan Stanley verwacht dat N3E een 8 procent lagere dichtheid heeft dan de originele N3-node, hoewel die density daarmee nog altijd een stuk hoger zal liggen dan bij TSMC N5.

In de komende jaren volgen ook N3P, een N3-variant met verdere prestatieverbeteringen, en N3X, een N3-variant die puur is gericht op hoge prestaties en stroomverbruik voor hpc-doeleinden. TSMC komt ook met een N3S-procedé, dat zich vooral richt op transistordichtheid, hoewel het bedrijf die node niet op zijn roadmap toont en tijdens zijn presentatie ook slechts kort noemde.

In de komende drie jaar komt TSMC dus met vijf verschillende N3-nodes, die ieder bedoeld zijn voor andere doeleinden. TSMC brengt al langer nodevarianten uit voor specifieke doeleinden, maar nog nooit zoveel binnen één 'familie'. Het bedrijf richt zich dan ook steeds meer op het bieden van flexibele nodes met optimalisaties voor verschillende klanten en doeleinden, in lijn met de co-optimizationfilosofie die het al langer hanteert. Dat is ook te zien aan andere procedés die het introduceert. Dit jaar komt het bedrijf bijvoorbeeld met een N6RF-node. Dat is een verbeterde versie van zijn N7-procedé, die specifiek bedoeld is voor RF-doeleinden als wifi- of 5G-chips.

TSMC's nodeline-up
Node	N2 vs N3E	N3E vs N5	N3 vs N5	N5 vs N7	N4X vs N5
Snelheidsverbetering bij gelijk stroomverbruik	+10% tot +15%	+18%	+10% tot +15%	+15%	+15%
Afname verbruik bij gelijke snelheid	-23% tot -30%	+34%	-25% tot -30%	-30%	Nnb
Transistordichtheid	>1,1x	1,3x	Nnb	Nnb	Nnb
Begin massaproductie	N2: H2 2025	N3E: Q2 of Q3 2023	N3: H2 2022	N5: Q2 2020	N4X: testproductie vanaf H1 2023

'Flexibele' finfets met FinFlex

Daarbovenop introduceert het bedrijf nog FinFlex, als onderdeel van de N3-line-up. Daarmee kunnen chipontwerpers kiezen uit ontwerpen met verschillende aantallen vinnen per standaardcel, waarbij bepaalde configuraties energie-efficiënter zijn en andere varianten juist betere prestaties bieden met meer stroomverbruik en een grotere omvang. TSMC biedt daarvoor drie opties. Een N3E-standaardcel met 3-2-finconfiguratie levert bijvoorbeeld de hoogste prestaties, maar neemt ook meer ruimte in op de chip en verbruikt meer stroom. Een N3E-cel met 2-1-opstelling is dan weer kleiner en gericht op efficiëntie, en een 2-2-finconfiguratie valt daartussenin.

Het wordt mogelijk om al die verschillende typen op een enkele chip te combineren. Chipontwerpers kunnen bijvoorbeeld processors met twee verschillende soorten cpu-cores maken, zoals bij veel Arm-chips het geval is. De cores die gericht zijn op prestaties, zouden geproduceerd kunnen worden met 3-2-cellen voor betere prestaties, terwijl de energiezuinige kernen met 2-1-cellen gemaakt kunnen worden.

FinFlex is hiermee geen vervanger voor gespecialiseerde nodes binnen een 'familie'; dat blijkt wel uit het feit dat TSMC in de komende jaar vijf verschillende N3-nodes introduceert. Het moet chipontwerpers vooral in staat stellen om het stroomverbruik en de prestaties van hun chips zo flexibel mogelijk af te stellen.

TSMC FinFlex op N3E
Transistor	N3E 3-2 Fin	N3E 2-2 Fin	N3E 2-1 Fin
Snelheid (t.o.v. N5)	+33%	+23%	+11%
Omvang/oppervlak (t.o.v. N5)	0,85x	0,72x	0,64x
Energiegebruik (t.o.v. N5)	-12%	-22%	-30%

TSMC FinFlex — Het is mogelijk om verschillende FinFlex-opties te combineren op een enkele *die.*

N2 en verder: nanosheets, 'backside power delivery' en High-NA

De volgende grote stap die TSMC na N3 maakt, is zijn 2nm-procedé: N2. Met behulp van een nieuw transistortype en een betere stroomtoevoer biedt N2 volgens TSMC een volwaardige node-jump ten opzichte van N3. Het bedrijf claimt dat N2 gemiddeld 14 procent sneller is dan N3E bij hetzelfde stroomverbruik of 25 procent minder stroom verbruikt bij dezelfde snelheid. De transistordichtheid zou daarbij ongeveer 10 procent hoger liggen dan bij N3E. De logic-delen, die bijvoorbeeld gebruikt worden voor processorcores, zouden daarbij een 50 procent hogere density bieden, terwijl dat bij sram en analoge circuits een stuk lager ligt. TSMC hoopt de massaproductie op N2 in 2025 te starten.

Zoals gezegd maakt de Taiwanese chipgigant met N2 de overstap naar gate-all-aroundtransistors. Zoals eerder besproken hebben gaa-transistors gates die het channel van een transistor volledig omsluiten. Er zijn echter verschillende manieren om dat te bereiken. TSMC maakt voor N2 gebruik van zogeheten nanosheettransistors.

Nanosheets, zoals een paar jaar geleden al gedemonstreerd door IBM en imec, bestaan uit verschillende lagen met geleidingskanalen die lijken op een soort platte, brede velletjes. Die velletjes kunnen boven op elkaar geplaatst worden. Dat maakt effectief bredere kanalen mogelijk, waardoor nanosheets een grotere stuurstroom leveren dan finfets van dezelfde omvang, wat de prestaties ten goede komt. De kanaalbreedte kan daarnaast naar behoeve aangepast worden voor betere prestaties of een lager stroomverbruik. Om die nanosheetkanaaltjes aan te leggen, worden volgens IBM en imec tijdens het productieproces verschillende laagjes silicium en silicium-germanium afwisselend boven op elkaar gestapeld. Die silicium-germaniumlaagjes worden later selectief weggeëtst, waarna verschillende platte, gestapelde kanaaltjes van silicium overblijven. Om die channels wordt een dunne diëlektrische laag aangebracht, die de gate scheidt van de source en de drain voor een lagere capacitance. Daaromheen wordt vervolgens de daadwerkelijke gate gebouwd, die de kanalen van alle kanten omringt.

IBM 2nm — Nanosheettransistors van IBM Research. Bron: IBM

Stroomtoevoer vanaf de onderkant van de wafer

TSMC N2 krijgt ook een nieuwe techniek voor stroomtoevoer: backside power delivery. De naam verklapt eigenlijk precies hoe dat werkt. Elke chip heeft een soort netwerk van interconnects dat stroom en referentiespanningen naar de apparaten op de die loodst en een netwerk dat signaalverwerking op zich neemt. Momenteel zitten die twee netwerken allebei op de bovenkant van de wafer, op de transistor. Met backside power delivery wordt dat stroomvoorzieningsnetwerk verplaatst naar de onderkant van de wafer. Traditioneel wordt de onderkant van zo'n wafer alleen gebruikt als carrier en in wezen is dat dus onbenutte ruimte. Met backside power delivery moet dat dan ook anders worden. De bovenkant van de wafer wordt daarmee volledig gewijd aan signal routing, terwijl de stroomvoorziening vanaf de onderkant van de wafer wordt geregeld.

Volgens Kevin Zhang, senior vice-president of business development van TSMC, vermindert dit onder meer de routing congestion aan de bovenkant van de wafer, waardoor er meer ruimte vrijkomt om de signal routing te optimaliseren. Dat moet hogere frequenties mogelijk maken en lekstroom verminderen. Bovendien blijkt stroomtoevoer vanaf de onderkant ook gewoon efficiënter dan stroomtoevoer aan de bovenkant. Het verbetert bijvoorbeeld de supply-voltage drop die wordt veroorzaakt door de steeds hogere weerstand in de back-end-of-line van traditionele transistorontwerpen.

Imec Backside Power Delivery — Backside power delivery. Bron: imec

Tegelijk brengt backside power delivery de nodige uitdagingen met zich mee. De stroomtoevoer aan de onderkant moet immers zo efficiënt mogelijk verbonden worden met de bovenkant van de wafer. Het Leuvense onderzoeksinstituut imec demonstreerde dit vorig jaar overigens al. Tijdens VLSI 2021 toonde het instituut een concept waarbij nano-tsv's werden gebruikt. Dat zijn een soort kleine verbindingen die dwars door de wafer heen lopen. Om een stroomvoorzieningsnetwerk aan de onderkant van een wafer te verbinden, dus backside power delivery mogelijk te maken, werden die nano-tsv's verbonden met een rail die aan de bovenkant van de chip zat 'begraven'. De exacte opbouw van TSMC's implementatie is nog niet bekend.

TSMC introduceert backside power delivery alleen voor zijn procedés vanaf N2, vertelt het bedrijf aan journalisten. Het heeft dus geen oudere finfetnodes met een dergelijke stroomtoevoer op de planning staan. TSMC is niet de enige fabrikant die werkt aan backside power delivery. Ook Intel wil daarop overstappen met PowerVIA, dat het zal introduceren met zijn eigen '2nm'-procedé, Intel 20A. Ook dat bedrijf maakt de overstap daarmee op zijn eerste gaa-procedé, dat momenteel voor 2024 op de roadmap staat.

De 2nm voorbij: High-NA en nieuwe transistortypen

TSMC lichtte tijdens zijn Technology Symposium ook een tipje van de sluier over zijn toekomstplannen. Zo bevestigde het bedrijf dat het vanaf 2024 High-NA-euv-machines gaat gebruiken. High-NA-machines gebruiken een hogere numerieke apertuur, die het produceren van transistors met kleinere features mogelijk maakt. Dat zal echter nog niet meteen voor massaproductie zijn; de eerste High-NA-machines voor massaproductie worden pas in 2025 geleverd. Kevin Zhang verduidelijkte in een meeting met journalisten dat zijn bedrijf vanaf 2024 het gebruik van High-NA samen met partners gaat 'verkennen'. Zhang impliceerde tijdens de meeting ook dat TSMC daarvoor een High-NA-machine heeft besteld bij ASML, zoals het bedrijf eerder al liet weten aan Reuters. Op vragen van Tweakers antwoordde Zhang dat TSMC momenteel geen concrete node-insertion voor High-NA in gedachte heeft. Het is dus nog niet zeker dat TSMC die lithografietechniek gaat gebruiken voor N2 of zijn opvolger. Zhang vertelde dat High-NA niet kritiek is voor zijn roadmap voorbij N2. "Het hangt ervan af hoe we dat schalen."

Met N2 introduceert TSMC dus voor het eerst gaa-transistors, in de vorm van nanosheets. Het bedrijf overweegt daarnaast verschillende opties voor het transistortype dat daarna komt. Voor transistors op silicium noemt TSMC bijvoorbeeld cfets als optie. Cfet staat voor complementary field-effect transistor en is in feite een soort ingewikkeldere versie van een gaa-transistor. Bij traditionele gaa-transistors worden p-type- en n-type-transistors afzonderlijk opgebouwd, wat veel ruimte kost. Bij Cfets worden die twee soorten fets verticaal op elkaar gestapeld, waardoor ze dichter op elkaar komen te staan. Dat moet een hogere transistordichtheid opleveren ten opzichte van andere gaa-transistors.

Zhang vertelde aan journalisten dat de keuze voor cfets echter nog niet vaststaat. Het bedrijf overweegt verschillende opties. Tijdens een vragensessie met journalisten werden bijvoorbeeld 'forksheets' als andere mogelijkheid genoemd. Forksheets zijn ook een variant van gaa-transistors. Bij forksheets worden n-type- en p-typetransistors in dezelfde structuur geïntegreerd voor een hogere chipdichtheid, net als bij cfets. Bij een forksheet worden die echter van elkaar afgeschermd met een diëlektrum in plaats van op elkaar gestapeld.

Transistortypes imec — Het verschil tussen finfets, nanosheets, forksheets en cfets. Bron: imec

De toekomst na silicium: 2d-tmd's en koolstofnanobuisjes

In zijn presentatie toonde TSMC ook een kleine blik op andere toekomstige transistortypen voor op de langere termijn, die zelfs volledig van silicium afstappen voor een nog kleinere transistoromvang. Het bedrijf noemt bijvoorbeeld 2d-materialen. TSMC zegt veelbelovende tests met molybdeendisulfide-devices te hebben gedaan, maar deelt verder weinig details. 2d-materialen, zoals transition-metal dichalcogenides, kunnen in theorie een hogere chipdichtheid bieden dan transistors van silicium. 2d-materialen bestaan uit een of een paar laagjes atomen, wat het mogelijk maakt om zeer korte kanalen te maken. Ze moeten tegelijk beter bestand zijn tegen het kortekanaaleffect, schrijft ook imec.

Een andere optie zijn volgens TSMC 1d-koolstofnanobuisjes. Dat zijn, zoals de naam suggereert, miniscule buisjes met koolstofdeeltjes in een hexagonaal raster. In feite zijn het daarmee een soort opgerolde velletjes grafeen, die dan gebruikt kunnen worden als het channel van een transistor. Koolstofnanobuisjes zijn licht, sterk en in theorie goedkoop te produceren. Ze hebben ook de juiste geleidende eigenschappen om te worden gebruikt voor chips. Bovendien zouden ze minder warmte produceren en in theorie snellere chips opleveren dan halfgeleiders op basis van silicium. Ze worden daarom al jaren gezien als potentiële opvolger van silicium als materiaal voor chips.

Ook hier heeft TSMC nog niet beslist welke kant het definitief opgaat en zal het, naast de hierboven genoemde opties, ook naar andere mogelijkheden kijken. Het is dan ook niet bekend of en wanneer TSMC precies verwacht van silicium af te stappen in het voordeel van nanotubes, 2d-materialen of iets anders.

Uitbreidingen: voor het eerst meer capaciteit op oude nodes

Tijdens zijn Technology Symposium ging TSMC verder nog in op de investeringen die het in de komende jaren verwacht te doen. Voor dit jaar verwacht het 40 tot 44 miljard dollar aan kapitaaluitgaven, waar dat vorig jaar nog 30 miljard dollar was. Daaronder vallen bijvoorbeeld investeringen in r&d en de bouw van nieuwe chipfabrieken. Ceo C.C. Wei impliceerde tijdens zijn presentatie dat de kapitaaluitgaven in 2023 verder zullen stijgen, waarbij hij geen concrete cijfers noemde.

Nieuwe 28nm-fabrieken in Azië

Het is dan ook geen geheim dat TSMC al jaren flink investeert in het uitbreiden van zijn productiecapaciteit voor cutting-edge-procedés, zoals 5nm en kleiner. Vorig jaar liet het bedrijf al weten dat het zijn 5nm-productie tegen 2023 wil verviervoudigen en het heeft daarvoor verschillende uitbreidingsplannen. In Taiwan staan verschillende nieuwe fabrieken op de planning; in het Taiwanese Hsinchu County wordt bijvoorbeeld gewerkt aan de eerste N2-fabriek. Het bedrijf bouwt echter ook fabrieken buiten Taiwan. Zo komt in de Amerikaanse staat Arizona een grote fabriek te staan, waar vanaf 2024 N5-chips geproduceerd worden. TSMC wil volgens bronnen van Reuters meer chipfabrieken in de VS bouwen, bijvoorbeeld voor chipproductie op N3.

Tijdens het TSMC Technology Symposium vertelde het bedrijf dat het ook zijn productiecapaciteit voor oudere, meer 'volwassen' nodes gaat uitbreiden. Dat is opvallend; TSMC heeft dit nog nooit eerder gedaan. Volgens Wei is dit echter een logische stap, gezien de huidige situatie in de chipsector. Volgens hem vormen chips in 'oude' nodes de grootste tekorten, bijvoorbeeld op procedés boven de 45nm. Dat komt onder meer doordat de autosector die chips gebruikt in zijn producten, maar ook bepaalde edge devices zitten op oudere productieprocessen. Om de hoge vraag naar oudere nodes bij te benen, bouwt TSMC nieuwe fabrieken in drie landen: Japan, Taiwan en China. Kevin Zhang vertelde aan journalisten dat die fabrieken 'voornamelijk' op 28nm gaan produceren. De fabrieken moeten tegen 2025 gereed zijn voor productie.

De capaciteit boven de 40nm wordt niet uitgebreid, hoewel daar momenteel ook veel vraag naar is. Volgens Zhang is dat omdat de fabrieken pas over een aantal jaar online komen. De verwachting is dat chips die nu rond de 40nm zitten, tegen die tijd zijn overgeheveld naar 28nm. TSMC werkt daarvoor samen met bedrijven om die ontwerpen over te zetten naar kleinere nodes.

TSMC Fab 14B — TSMC's Fab 14B aan het Tainan Science Park in Taiwan. Bron: Taiwan Semiconductor Manufacturing Co. Ltd.

Vooralsnog geen uitbreidingen in Europa

TSMC kaartte tijdens zijn EU Technology Symposium ook aan dat de vraag naar oudere procedés ook onder Europese klanten, zoals automakers, erg hoog is. De fabrikant leverde vorig jaar naar eigen zeggen meer dan 1,8 miljoen 300mm-wafers aan Europese klanten. Hoewel het bedrijf tijdens de presentatie liet weten hierom nauwer te willen samenwerken met Europese klanten en de vraag in de EU te zien groeien, liggen er echter nog geen concrete plannen op tafel voor een TSMC-chipfabriek in Europa.

TSMC Dr. Kevin Zhang — Dr. Kevin Zhang. Bron: TSMC

Europa heeft op dit moment een klein marktaandeel in de chipproductie en gelet op chiptekorten en de huidige geopolitieke spanningen wil de EU dat graag veranderen. Een Chips Act met miljarden subsidie moet dat bewerkstelligen. Intel heeft al toegezegd geavanceerde chipfabrieken in het Duitse Maagdenburg te bouwen, maar voor TSMC geldt dat vooralsnog dus niet. TSMC gaf een jaar geleden aan dat het ook een chipfabriek in Duitsland overweegt, maar dat er geen concrete plannen zijn. Daar is in de tussentijd geen verandering in gekomen. Kevin Zhang antwoordde op vragen van Tweakers dat TSMC altijd verschillende locaties overweegt en dat het momenteel de mogelijkheden voor een Europese chipfabriek nog evalueert. Daar komen volgens het bedrijf diverse factoren bij kijken, zoals kosten, flexibiliteit en de fabconfiguratie.

"Je moet het hele ecosysteem in acht nemen", vertelde Zhang. "Packaging zit bijvoorbeeld allemaal in Azië. Als je een fabriek in Europa zet, dan moet je de wafer waarschijnlijk alsnog naar Azië verschepen. De toeleveringsketen is in die zin goed gedistribueerd." Het bedrijf zei verder dat de productiecapaciteit van TSMC-fabs altijd bedoeld is voor wereldwijde klanten, ongeacht de locatie. "Of de productie nu in Taiwan of in Europa plaatsvindt, uiteindelijk maakt dat niet zoveel uit", vervolgde de TSMC-topman. "De belangrijkste dingen zijn de kwaliteit en economische opties. Dat is de overheersende gedachtegang bij het plannen van onze fabrieken. Op dit moment doen we veel aan uitbreiding; we bouwen aan vier grote projecten. We moeten rekening houden met onze beperkte middelen, mankracht enzovoort. Dit moet zorgvuldig geëvalueerd worden. Je kunt niet zomaar ergens een megafab bouwen, want dat kost veel geld." Voorlopig lijkt een Europese TSMC-fab er dus niet in te zitten, hoewel die voor de toekomst ook niet is uitgesloten.