TSMC produceert komende drie jaar 3nm-chips op vijf verschillende procedés

TSMC werkt aan vijf verschillende 3nm-nodes om chips op te produceren. Het bedrijf ligt op koers om de eerste 3nm-chips nog dit jaar op grote schaal te produceren. Later volgen de N3E-, N3P-, N3S- en N3X-nodes met verschillende eigenschappen.

De verschillende 3nm-varianten die TSMC aankondigt, zijn de laatste nodes die nog van finfets gebruikmaken en TSMC combineert deze met FinFlex-technologie. Dit is de naam die het bedrijf plakt op het bieden van flexibiliteit als het gaat om architectuur binnen een node. Zo kunnen klanten kiezen uit verschillende configuraties wat gates en vinnen bij de transistors betreft.

Om op oppervlak te besparen en energiezuinigheid te bieden, kunnen ze bijvoorbeeld voor een double-gate-single-finconfiguratie kiezen. Als klanten chips willen met maximale prestaties, dan kunnen ze gaan voor triple-gate en dual-fin. Voor een balans tussen verbruik en prestaties, is er een dual-gate-dual-finoptie.

De eerste N3-chips produceert TSMC dit jaar op grote schaal. Vermoedelijk gaat het om specifieke productie van processors voor bijvoorbeeld Apple. Halverwege volgend jaar moet dan de massaproductie van het flexibelere procedé N3E voor een groter aantal klanten starten. Dit productieproces maakt een snelheidsverbetering van 18 procent tegenover N5 mogelijk, of een verbetering van het verbruik van maar liefst 34 procent.

N3P is vervolgens een procedé voor zuinige chips en N3S is hier weer een variant op voor hogere dichtheid en potentieel kleinere chips. Er komt ook weer een variant voor hoge prestaties, de opvolger van N4X. Welke prestatieverbeteringen met N3X te verwachten zijn, maakte TSMC nog niet bekend. N4X gaat maximaal 15 procent betere prestaties leveren dan N5. De opvolger van N3 is N2, die TSMC vrijdag aankondigde en die niet van finfets maar van gaa-fets met nanosheets gebruikmaakt.

	N2 vs N3E	N3E vs N5	N3 vs N5	N5 vs N7	N4X vs N5
Snelheidsverbetering bij gelijk verbruik	10% ~ 15%	+18%	+10% ~ 15%	+15%	+15%
Afname verbruik bij gelijke snelheid	-23% ~ -30%	-34%	-25% ~ -30%	-30%	onbekend
Chipdichtheid	>1.1X	1.3X	onbekend	onbekend	onbekend
Start massaproductie	N2: H2 2025	N3E: Q2/Q3 2023	N3: H2 2022	N5: Q2 2020	N4X: testproductie H1 2023

Reacties (27)

[bosbeetle]

3nm is echt wel klein hoor hoeveel moleculen dik is een transistor dan inmiddels dat moet de range van de 10 tot 100 liggen maar niet veel meer. Belachelijk gave technologie.

[Epidemias]

Ah, maar 3nm is niet de grootte van de transistor.
Vroeger was dit de grootte van de kleinste feature van een transistor. Ondertussen is dit uitsluitend een marketing term geworden.
Bijvoorbeeld als we de 7nm transistors van TSMC onder de loep nemen:
transistor gate pitch: 54nm
transistor fin pitch: 27 nm

dus een 7nm transistor is een pak groter dan 7nm

[2004billy]

Volgens een artikel op Github is state of the art met 5 nm proces ca 134 miljoen transistoren per vierkante mm.
Dus 134 transistoren per vierkante um. Dus 1 transistor is dan ca 7500 vierkante nm, bijvoorbeeld zou dat kunnen zijn 75nm bij 100 nm. Best wel knap.
Met de nieuwe node zal het wel wat afnemen, maar die transistor is dus duidelijk niet 3x3 nm
https://gist.github.com/e...1a60ad58433bb9b24113f490b

[bosbeetle]

Ik had het over de grote van de dunste laag zeg maar. Maar goed om te weten dat dit niets meer te maken heeft met de daadwerkelijke features.

[Reactie gewijzigd door bosbeetle op 23 juli 2024 22:35]

[dmantione]

Het is de equivalente transistordichtheid wanneer je traditionele "platte" transistoren zou gebruiken, maar vanaf ongeveer 22nm worden er geen platte transistoren meer gebruikt. Op deze manier kan de mythe van de Wet van Moore nog even in stand gehouden worden, maar het gevolg is dat nieuwe processen al niet meer zoveel effect hebben als voorheen.

[Frame164]

Volgens wikipedia is een atoom tussen de 0,5 Å en 6 Å. dus 0,05nm...0,6nm. 3nm zou dan 5..60 atomen zijn. 5 klinkt wel heel erg sci-fi :-)

[Scriptkid]

Een ding wat je mist 3nm is geen 3nm,

Tochvallig van het weekeind nog met een ASML engineer gesproken die met de kalibratie spiegels werkt van de EUV , blijkbaar zijn de nodes niet in staat om kleiner dan 20nm pitch te doen bij 5nm en alleen bij zeer veel van het zelfde werk zoals memory, maar bij afwisselend werk zoals processors halen ze dat bij lange na niet.

[Luuk2015]

Maar wat betekent die 3nm dan precies?

[sfc1971]

Het was ooit een werkelijke meting maar is nu meer een versie nummer dat omlaag gaat voor marketing doeleinden.

Beetje waarom Samsung van de S10 naar S20 stapte en MS helemaal de weg kwijt is (versie nummer, 2 cijferig jaartal, woordje, 4 cijferig jaartal, woordje, nummer.

Je moet het toch iets noemen en als ze werkelijk nog de afmeting zouden gebruiken zat je op iets als 10nm.1.2.3.4.5.6.7.8.9

Intel bleef lang conservatief met de naam van hun process, 12th zit op 10nm maar ik weet niet of zij wel realistisch zijn.

3nm betekend is nu dus niets meer dan een label voor een versie en dan nog voor een major upgrade, zie artikel voor de namen van de minor upgrades.

[Michael_OsGroot]

Op zich is dat een vloek en een zegen toch? Want er is bewezen technologie die werkt (bij memory) maar het lukt ze nog niet datzelfde toe te passen op CPU. Het is dus niet ondenkbaar dat op termijn het ze wel lukt die nodes bijna een factor 4 kleiner te pitchen? Het is dus niet zo dat ze een soort theoretische barriere zijn tegenkomen, maar een praktische voor een specifieke toepassing. Of denk ik te simpel?

[Alxndr]

in 2017 schreef iemand dat transistors toen ongeveer 70 atomen breed waren

Ik weet niet waar @RJG-223 zijn 0,1 nm vandaan haalt, ik vind groottes van 0,2 en een roosterconstante van 0,5 voor silicium.

Hoe dan ook, het is idd fascinerend dat ze op letterlijk atomair niveau bezig zijn, ik moet daarbij altijd denken aan dat het griepvirus ongeveer 100 nm is (en Covid trouwens ook)

[RJG-223]

in 2017 schreef iemand dat transistors toen ongeveer 70 atomen breed waren

Ik weet niet waar @RJG-223 zijn 0,1 nm vandaan haalt, ik vind groottes van 0,2 en een roosterconstante van 0,5 voor silicium.

Hoe dan ook, het is idd fascinerend dat ze op letterlijk atomair niveau bezig zijn, ik moet daarbij altijd denken aan dat het griepvirus ongeveer 100 nm is (en Covid trouwens ook)

Ik keek op deze wikipedia-pagina. Blijkbaar zijn kristalroosters groter dan dat ? Waar haal jij jouw getallen vandaan ?

Edit: voor silicium is de van-der-Waals radius inderdaad 0,2. Misschien is die in deze context juister ?. Ik ben geen natuurkundige...

Edit 2: mijn getallen waren radii. Met een radius van 1 Å, is de diameter inderdaad 2...

[Reactie gewijzigd door RJG-223 op 23 juli 2024 22:35]

[Alxndr]

Waar haal jij jouw getallen vandaan ?

In eerste instantie die link die je ook quote verder wat er (bij mij) op m'n SERP te zien was, maar 1 Å of 2, we hebben het in ieder geval over dezelfde orde van grootte. Ik heb ook geen idee wat het effect van (bewuste) onzuiverheden in het silicium is op de kristal structuur, al is "doping" meer iets voor zonnepanelen en niet voor wafers denk ik.

[RJG-223]

In eerste instantie die link die je ook quote verder wat er (bij mij) op m'n SERP te zien was, maar 1 Å of 2, we hebben het in ieder geval over dezelfde orde van grootte. Ik heb ook geen idee wat het effect van (bewuste) onzuiverheden in het silicium is op de kristal structuur

Ik vermoed dat er weinig effect is van onzuiverheden op de kristalstructuur. De grootste onzuiverheid is waarschijnlijk de doping, en die wordt in Wikipedia omschreven als: When many more dopant atoms are added, on the order of one per ten thousand atoms, the doping is referred to as high or heavy. Ik kan me niet voorstellen dat 0.01% andere atomen (1 ander atoom in een volume van 22x22x22 siliciumatomen) de kristalstructuur anders dan heel plaatselijk beïnvloedt. Nog afgezien van het feit dat die doping normaal slechts heel lokaal aangebracht wordt.

al is "doping" meer iets voor zonnepanelen en niet voor wafers denk ik.

Ik weet niet precies hoe zonnecellen ge-dope-d worden, maar chips hebben zeker doping nodig. Niet de hele wafer identiek, maar transistoren worden grofweg gemaakt met 3 alternerende laagjes van silicium met tegengestelde doping (p-n-p of n-p-n). Dus tijdens de chip-productie wordt er lustig op los ge-dope-d :-)

[RJG-223]

Volgens wikipedia is een atoom tussen de 0,5 Å en 6 Å. dus 0,05nm...0,6nm. 3nm zou dan 5..60 atomen zijn. 5 klinkt wel heel erg sci-fi :-)

Die 5 atomen moeten dan wel Cesium-atomen zijn. Dat klinkt inderdaad heel erg sci-fi.

Gewone siliciumatomen zijn ca. 1 2 Å (200pm). Koper en ijzer ca. 1,5 3 Å. Vermoedelijk zijn ze in verbinding (of in een kristalrooster) nog wel iets kleiner. Bij 2nm zijn de kleinste structuren dus in ieder geval ca. 20 10 atomen groot. Maar heel veel delen van de chip zullen groter zijn, en dus meer atomen. Daarnaast gaat het vermoedelijk om de breedte van de structuren. Ze zijn dan wel hoger dan die 2nm. Bijv. 10 nm (gok - ik ben geen expert op het onderwerp), zodat het totaal gaat om een dwarsdoorsnede van bijv. 100 500 atomen voor de kleinste structuren.

Edit: zoals anderen ook al opmerken: dat alles nog afgezien van het feit dat 2nm inderdaad een marketing-term is geworden, en weinig te maken heeft met de werkelijke grootte van de structuren.

Edit 2: de oorspronkelijke getallen die ik noemde waren radii... + een rekenfoutje

[Reactie gewijzigd door RJG-223 op 23 juli 2024 22:35]

[dasiro]

de Vanderwaalsstraal van silicium is 210pm ofte 0.21nm. Dit is simpel gezegd de afstand tussen 2 dezelfde atomen zonder binding. De atoomstraal is 117pm, dus die moet je er ook nog bijtellen voor elke laag. Uiteraard zijn wafers geen puur silicium en is het gebonden.

[bosbeetle]

Heb ooit een mooi figuur gezien in Nature die ik helaas niet terug kan vinden op schaal en je zit wel aan een telbaar aantal moleculen tussen de 2 lagen. Erg indrukwekkend.

[computerjunky]

Alleen de naam is 3nm de rest is gewoon al lang niet meer in lijn met de naam die ze eraan geven.

[snah001]

Wat het artikel niet vermeldt is wie de daarvoor benodigde apparatuur levert.
Is dat ASML of een andere leverancier?

[ls470]

Ik vermoed dat de apparatuur daarvoor van (bijna) alle grote leveranciers komt (AMAT, TEL, ASMI, ASML, LAM, KLA, ... en nog veel meer).

ASML maakt apparatuur voor een heel klein deel van waarschijnlijk meer dan 1000 productiestappen voor die transistoren. 'toevalig' maken ze het apparaat voor de duurste stap van het proces (EUV lithografie) die daardoor ook het meeste aandacht krijgt, maar naast de lithografie zelf zijn er nog heel veel andere kritische stappen (zowel qua apparatuur als qua hoe die gebruikt moet worden; Het is bv. niet omdat nikon fototoestellen maakt dat ze automatisch de beste fotografen zijn)

[RJG-223]

Wat het artikel niet vermeldt is wie de daarvoor benodigde apparatuur levert.
Is dat ASML of een andere leverancier?

Welke andere leverancier ? Er is geen andere.

Edit: geen andere die apparatuur kan leveren die dit kan.

[Reactie gewijzigd door RJG-223 op 23 juli 2024 22:35]

[lalilaloe]

Is dit dan ook daadwerkelijk 3 nm? Ik heb altijd geleerd dat <7 nm theoretisch onhaalbaar was i.v.m. hoe stroompulsen dan niet meer te houden zijn en reageren met elkaar. Hoe wordt dit dan overkomen?

[Scriptkid]

dat is dus inderdaad de pitch size , +- 20 nm bij nm 5/7 node,

Ik ben geen goeroe in deze materie maar zoals ik het heb begrepen kan men niet dichter dan 20nm printen omdat de uitslag van de golf lengte groter is , de licht straal wordt door een klein gaatje gehaald maar slaat dan daarna weer uit. Die uitslag probeert men men een extra lens nu weer te bundelen naar een kleinere schaal voor Nm3 nodes.

[bosbeetle]

Ik weet wel wat van licht en je kunt licht niet zo klein focussen. De mate waarin je licht kunt focussen hangt af van de golflengte van het licht vandaar dat ze naar eUV gaan (lagere golflengtes) en de numerieke apertuur van de lens, die weer afhankelijk is van opening van de lens en brekingsindex van de materialen waarin gemeten wordt. Voor een blauw licht 488nm is met een olie immersie lens die je op microscopen vind een NA van ~1.4 te halen dat betekent dat het kleinste blobje licht dat je kunt maken (de zogenaamde point spread function) 210 nm breed is. Met hogere aperturen en kortere golflengtes kom je kleiner uit maar nogsteeds niet zomaar in de nm range. Al werken ze tegenwoordig geloof ik lensloos toch kun je met licht niet zomaar alles zo klein maken als je wilt.

Er is een diffractie limiet die is ooit beschreven door Ernst Abbe.

[Reactie gewijzigd door bosbeetle op 23 juli 2024 22:35]

[RJG-223]

dat is dus inderdaad de pitch size , +- 20 nm bij nm 5/7 node,

Ik ben geen goeroe in deze materie maar zoals ik het heb begrepen kan men niet dichter dan 20nm printen omdat de uitslag van de golf lengte groter is , de licht straal wordt door een klein gaatje gehaald maar slaat dan daarna weer uit. Die uitslag probeert men men een extra lens nu weer te bundelen naar een kleinere schaal voor Nm3 nodes.

Je moet het vergelijken met een pen, die ook een bepaalde dikte heeft. Een lichtstraal heeft ook een bepaalde 'dikte', en kleiner kun je er niet mee 'tekenen'. De enige manier is dan om een dunnere pen te nemen (een kleinere golflengte). Nu is het voor licht niet 'tekenen', maar je projecteert er een afbeelding mee. En met een kleinere golflengte, kunnen de details van die afbeelding fijner zijn. Dat is een natuurkundige grens. Extra lenzen helpen dus niet.


Als dit probleem voor CCDs ook speelde (in de praktijk), dan zou een camera voor blauw licht een hogere resolutie kunnen hebben dan een camera voor rood licht. Een plaatje in rood licht zou altijd waziger zijn dan een plaatje in blauw licht...

[Reactie gewijzigd door RJG-223 op 23 juli 2024 22:35]

[DropjesLover]

Andere gate ontwerpen, isolatoren er tussen plaatsen.

[RJG-223]

isolatoren er tussen plaatsen

Op dit soort kleine schaal is de isolatiewaarde van een isolator niet meer zo groot. Ze beginnen meer te lekken. Ook krijg je meer last van tunneling. Zo eenvoudig is het dus niet. Deze Reddit thread bevat wat interessant informatie.