ASML print eerste beelden met high-NA-euv-testmachine en behaalt 10nm-resolutie

ASML heeft de eerste beelden geprint met zijn high-NA-euv-testmachine in Veldhoven. De geprinte lijntjes hadden voor het eerst een resolutie van 10nm. De huidige euv-machines van ASML hebben een 13nm-resolutie.

Bron: ASML

ASML deelt zijn mijlpaal op sociale media. Het bedrijf printte de afbeeldingen nadat de optiek, sensors en stages van de testmachine ‘grof gekalibreerd waren’. Op een foto van ASML is een reeks lijntjes met 10nm afstand tot elkaar te zien. Met de behaalde 10nm-resolutie is nog niet het maximale uit de nieuwe high-NA-machines gehaald. In theorie bieden die machines een resolutie van 8nm. Die resolutie duidt op de omvang van het kleinst mogelijke detail dat geprint kan worden met een lithografiemachine.

Dat ASML 10nm-lijntjes heeft geprint met zijn high-NA-testmachine, wil niet zeggen dat chipfabrikanten high-NA-machines gaan gebruiken voor het produceren van 10nm-chips. De nanometeraanduidingen die chipmakers als TSMC, Intel en Samsung voor hun procedés gebruiken, komen namelijk niet overeen met de daadwerkelijke afmetingen van transistors. De huidige euv-machines van ASML hebben bijvoorbeeld een resolutie van 13nm. Die machines worden ondanks die resolutie onder andere gebruikt voor de 7nm-, 5nm- en 3nm-chips van TSMC. Samsung gebruikt euv ook sinds zijn 7nm-procedés en Intel gebruikte euv voor het eerst in de Intel 4-node.

High-NA wordt de volgende generatie euv-machines. Met een grotere 'numerieke apertuur' van 0,55 moet die machine een hogere resolutie voor het printen van transistors bieden dan de huidige euv-machines, die een NA van 0,33 hebben. Dat maakt het mogelijk om kleinere transistors te produceren voor snellere en zuinigere chips.

Naar verwachting is high-NA-euv in 2025 klaar voor massaproductie. ASML zei eerder dat alle euv-klanten ook al high-NA-machines hebben besteld. Daaronder vallen TSMC, Samsung, Intel, Micron en SK hynix. Het bedrijf leverde vorig jaar al een high-NA-testmachine aan Intel. Het maakte deze week bekend dat de tweede testmachine inmiddels ook is geleverd, maar niet duidelijk is aan welk bedrijf.

Our High NA EUV system in Veldhoven printed the first-ever 10 nanometer dense lines. ✨ Imaging was done after optics, sensors and stages completed coarse calibration.

Next up: bringing the system to full performance. And achieving the same results in the field. ⚙️ pic.twitter.com/zcA5V0ScUf

— ASML (@ASMLcompany) 17 april 2024

Reacties (39)

[Paul C]

Voor iedereen die zich afvraagt waarom een hoger NA de resolutie verhoogd kan ik deze zeer goede en uitgebreide video aanraden:
YouTube: How a Lens creates an Image.

De video gaat er ook specifiek op in waarom de klassieke manier waarop optica onderwezen wordt (met stralen) er niet in slaagt om goed uit te leggen waarom een lagere NA fundamenteel minder scherp is.

[bantoo]

Goede aanrader, sowieso een fantastisch kanaal voor iedereen met enige interesse in optica.

[Blokmeister]

En kijk dan ook direct even de video die geteased wordt aan het eind. Snap je ook direct hoe ASML denkt over beeldvorming.

[kami124]

Deze video bedoel je natuurlijk .
YouTube: Imaging at ASML
Alhoewel deze video bij mij niet op het einde geteased wordt. Zal wel komen omdat het algoritme voor mij anders werkt en/of ik hem al gezien heb.

[Reactie gewijzigd door kami124 op 23 juli 2024 13:54]

[Blokmeister]

Precies die! De teaser zit in de laatste secondes van de vorige video.

[EdRandom]

Dank je wel! Fantastisch kanaal!

[singingbird]

De huidige euv-machines van ASML hebben bijvoorbeeld een resolutie van 13nm. Die machines worden ondanks die resolutie onder andere gebruikt voor de 7nm-, 5nm- en 3nm-chips van TSMC. Samsung gebruikt euv ook sinds zijn 7nm-procedés en Intel gebruikte euv voor het eerst in de Intel 4-node.

Kan iemand dit uitleggen? Is het een kwestie van definitie?

[klonic]

Chipfabrikanten hebben verschillende defenities zoals ook in het artikel staat. Maar in dit geval draait het daar niet om.

De hier genoemde getallen kijken naar wat hun machine kan.

Stel je kan printen met een lijnbreedte van 8 nm. Als je dan een lijtje print print zonder voldoende licht te gebruiken dan kom je net niet diep genoeg. Vervolgens print je dat zelfde lijntje nog eens met een kleine verschuiving (van bijvoorbeeld 4 nm). Dan heb je een overlap van 4 nm en dus een lijntje van 4 nm breed. Voordat je denkt dat je hiermee slechts de resolutie kan halveren, ze kunnen veel kleiner na verloop van tijd. Ik zeg printen, maar waar het om gaat is dat je de activatieenergie van een chemische vloeistof behaalt. En dat mag dus in stapjes gebeuren. Dit heet multi patterning.

Dat wil dus zeggen dat de uitlijning van je machine dit wel aan moet kunnen, dat je chemisch proces dit moet toestaan. Maar ook dat je cleanliness die moet toestaan. Ook ga je dus veel meer stappen uitvoeren voor het maken van een enkele laag. Dus het is een dure oplossing. In feite gaan fabs dus meer tooling, realestate en manpower aannemen om dit soort oplossingen te realiseren. Daarom kiezen sommige fabrikanten om High NA even aan te kijken en dan dus maar meer in normale EUV te investeren.

Het zijn waarschijnlijk dit soort trucen waarmee Huawei ook in staat is geweest hele goede chips te maken in China terwijl ze geen toegang hadden tot de allerbeste hardware van ASML. Met andere woorden, hun chipfabrieken concureren wat kwaliteit betreft gewoon echt met TSMC, Intel, Samsung.

Multi patterning wordt ook gebruikt bij bestraling tegen kanker. Als je een tumor hebt ter grootte van een dobbelsteen. En je zou dat met een enkele "straal" behandelen. Dan heb je een hele "straal" aan kapot weefsel in je lichaam. Niet alleen die tumor, maar alles in de baan van de "straal". Dus bestralen ze uit 3 hoeken, zodat je in 3 paden lichte schade hebt, maar alleen op het kruispunt hele heftige schade (zodat die tumor dood gaat).

Een ander voorbeeld is een HDR foto, waarbij je 2 keer een foto maakt met net iets andere instellingen (in dit geval sluitertijd denk ik) om zo het contrast te kunnen verhogen. Andere grootheden (contrast vs lijnbreedte en sluitertijd vs positionering).

[Reactie gewijzigd door klonic op 23 juli 2024 13:54]

[Flake]

Het zijn waarschijnlijk dit soort trucen waarmee Huawei ook in staat is geweest hele goede chips te maken in China terwijl ze geen toegang hadden tot de allerbeste hardware van ASML. Met andere woorden, hun chipfabrieken concureren wat kwaliteit betreft gewoon echt met TSMC, Intel, Samsung.

Niet qua kosten. De Chinezen hebben dit gedaan met multi patterning om daarmee een nauwkeurige chip te krijgen. Qua kwaliteit zou je kunnen concurreren maar dit kost je meerdere cycles voor één laag, en daarmee ben je qua kosten een stuk duurder uit dan de concurrentie en concurreer je dus niet. Chinees spierballenvertoon en "use what's available"

[CivLord]

Maar wanneer je multi patterning uit kan voeren op machines die zijn afgeschreven door de fabrikant die nu de nieuwste machines gebruikt, zijn je opstartkosten al een heel stuk minder. (Afgeschreven betekent natuurlijk niet dat ze voor de schrootwaarde zijn overgenomen, maar dat ze voor een fractie van de kosten van de allernieuwste overgenomen kunnen worden.)
En wanneer de kosten van de uiteindelijk geproduceerde chips twee of driemaal zo hoog zijn, betekent dat alleen maar dat ze niet direct kunnen concurreren met chips van bv. TSMC. Maar voor de binnenlandse Chinese markt, waar die chips van TSMC niet beschikbaar zijn om te concurreren, betekent dat slechts dat één van de benodigde componenten voor een apparaat een hogere prijs heeft. Het betekent niet dat dat apparaat niet gemaakt kan worden.

[tedades]

Naast kosten heb je door multipatterning meer proces stappen en daardoor een grotere kans op problemen met de chip. Dus met een beetje pech komt er geen enkele werkende chip uit je proces. Met EUV ben je dus niet alleen sneller maar je yield is waarschijnlijk ook hoger.

[CivLord]

Dat maakt dan het apparaat waar je de chips voor wilt gebruiken duurder, maar het maakt het niet onmogelijk om dat apparaat te maken.
Op bv. een straaljager, waarvoor je een boodscomputer met de snelste chips wilt hebbeb, zullen de extra kosten verwaarloosbaar zijn.

[mhaket]

Kosten van de lithography machine is weliswaar hoog maar op de totale levensduur en aantal wafers dat zo'n machine belicht is die aanschafprijs verwaarloosbaar. De kosten zitten in de hele procesinfra en de kosten die je nodig hebt om productie gaande te houden (mensen, maskers, stroom, water, allerlei gassen, resist, etc, etc).

[singingbird]

Hele duidelijke uitleg! Dank!

[dmantione]

22nm was de laatste node met platte transistoren. Met FinFET, gate-all-round en dat soort dingen kun je meer transistoren in een oppervlak kwijt bij gelijke lithografie. De chipfabrikanten rekenen terug naar een wereld alsof ze platte transistoren verder verkleind zouden hebben. Daar is verschil van interpretatie mogelijk en dus krijg je dat het ene 7nm-proces niet het andere 7nm-proces is.

[Paul C]

Vroeger was het zo dat de nanometers in de naam inderdaad sloegen op de resolutie van het proces. Echter toen men tegen de limieten van de fysica aanliep en moeite ondervond om de daadwerkelijke features even hard te laten krimpen als eerder per productie node gebruikelijk was is men gewoon doorgegaan met het verkleinen van het nummertje in de naam met gelijke stappen. Ondertussen heeft men allerlei andere optimalisaties doorgevoerd om de effectieve verbeteringen tussen nodes soort van gelijke stappen te laten maken als rechtvaardiging waarom die nanometer marketing nummers toch lager "mochten". Inmiddels is iedere relatie tussen het nanometer nummertje van een node en daadwerkelijke feature size verloren gegaan en is het een pure marketing naam, die weliswaar zijn oorsprong heeft in een daadwerkelijk fysisch gebaseerde naamgeving van vele jaren geleden.

[leuk_he]

Merk ook op de reticles op deze asml een andere vergroting hebben in de x en y. Ergens neem ik dan in aan dat de resolutie op x en y anders is.

[fastedje]

Chipfabrikanten passen diverse truukjes toe om meer transistors op het zelfde oppervlak te krijgen, b.v. door in de hoogte te werken. Praktisch gezien wil een chip fab aangeven dat meer en efficiëntere transistoren op het zelfde oppervlak kunnen produceren. Voorbeelden zijn fin-FETs, waarbij de FET als een soort muur vertikaal op het substraat staat en de gate aan links, rechts en boven het kanaal omvat.

[droofx]

Vreemd dat ASML een testmachine levert aan Intel voordat een duidelijk bewijs is getoond dat de machine voldoet aan de vereiste specificaties. Blijkbaar hebben ze al eerder dit soort plaatjes gegenereerd maar nog niet gedeeld met de media?

[florizla]

Wanneer Intel de eerste machine krijgt, duurt het zeer lang (maanden) vooraleer ze er in slagen er betrouwbaar productie op te draaien.

Ergo: op het moment dat ASML zegt 'nu werkt alles', moet de machine al een klein jaar in gebruik zijn op locatie.

[n8tur3]

Correct, zelf zo'n vergelijkbaar traject gedaan. Machine stond 4 mnd stil ivm optisch technische problemen die de leveranciers noopten tot een drastische upgrade. Toen in 4 mnd tot produktie-vrijgave. Daarna hadden we een voorsprong van 9-12 mnd op de concurrentie.

[kidde]

Intel liep jarenlang achter.
Ze maken nu de keuze om als eerste de nieuwste machine te willen hebben, voor het opdoen van kennis.

[klonic]

Dit gebeurd heel veel. TCMS loopt jaren voor voor op Intel en Samsung. TCMS heeft iets minder interesse in High NA. Dus Intel verwacht waarschijnlijk dat als ze vol inzetten op deze techniek, ze dat gat misschien kunnen dichten. Daarnaast heeft Intel nu invloed op het productieproces van zo'n machine. De praktijkproblemen die zij vinden gaat ASML nu mee aan de slag. Zodra het voor Intel redelijk werkt en er wat doorontwikkeling is, plaatsen ze een order voor Gen 2 en dan bestellen ze 10 keer Gen 2 of Gen 3. Dit hoort bij het R&D pad van Intel.

Daarnaast zoeken bedrijven in dit soort ultra kapitaal intensive sectoren vaak naar early adapoters. Als die er niet zijn stoppen ze gewoon met ontwikkelen. Vliegtuigbouwers verkopen ook toestellen voordat de R&D volledig is afgerond. En dit gedrag komt nu ook naar de consumentenmarkt, je kan nu early bird tickets kopen voor festivals waarvan er nog geen lineup is. Kickstarter is een platform dat daar helemaal om draait.

[pirke]

Bij elke nieuwe generatie (XT, NXT, NXE en nu EXE) is de eerste proto machine naar de klant gegaan voordat het systeem correct werkt. Samen met de klant wordt dit op orde gemaakt, met als voordeel voor de klant dat ze de eerste zijn die een werkende machine hebben.

Naast de klant machine staan er ook nog verschillende proto machines in Veldhoven, ontwikkelingen gaan in parallel.

[CivLord]

Je kan ook op basis van de testresultaten van de afzonderlijke onderdelen op papier al hebben bewezen dat de machine aan de beloofde specificaties zal voldoen, maar dat het nog het nodige afstel werk vergt om die specificaties in de machine te bereiken.
Dan kan het als chipfabrikant voordeel hebben om die machine in je eigen fabriek af te laten stellen, zodat je personeel al ervaring op kan doen en meteen productie kan draaien wanneer de afstelling compleet is.

Dan moet je als machinefabrikant natuurlijk wel een trackrecord hebben dat je de papieren mogelijkheden ook daadwerkelijk in de praktijk waar kan maken.

[killerbie]

Aandelen zijn recent beetje gedaald, beetje veel vandaar dat ze hier vandaag plots mee afkomen

[Pe Nis]

Heeft niks met elkaar te maken.

[killerbie]

Neen ze komen toevallig met goed nieuws nadat de koersen zijn gezakt waarbij diezelfde koersen vandaag gigantisch gestegen zijn door dit nieuws...

Heeft er alles mee te maken, economy101

[Frame164]

Aandeelhouders kijken niet zo naar dit soort zaken. Die kijken vooral naar de orderportefeuille. Die is afhankelijker van de (wereld)economie dan van een nieuw prototype.

[killerbie]

LOL markten reageren nu net op nieuws en verwachtingen.. het zijn niet enkel 'aandeelhouders' die hier en daar wat aandelen kopen en wachten op resultaten hoor we leven al lang niet meer in de jaren 90.

[Pe Nis]

Zo werkt dat. Alvast processen ontwikkelen kan ook op een development tool. Zo gaat dat al jaren met veel klanten. Fijn dat ik onderdeel was van het core team van dit plaatje .

[GarBaGe]

Misschien wel leuk om te vermelden dat het maken van transistors die kleiner zijn dan de optische resolutie mogelijk is mbv een techniek genaamd "multi-patterning".
Natuurlijk, als de machine een betere optische resolutie heeft, heb je minder "multi-patterning" stappen nodig (dus goedkoper) OF kan je met dezelfde aantal "multi-patterning" stappen nog kleinere transistors maken.

[florizla]

Ook zonder multi patterning is het mogelijk om features te printen die kleiner zijn dan de optische resolutie. Voor meer details, zie Wikipedia: Computational lithography.

[Reactie gewijzigd door florizla op 23 juli 2024 13:54]

[Blokmeister]

Dat is niet helemaal waar. Computational lithography is niet een manier om kleiner te gaan dan je maximale theoretische resolutie, maar om dichter bij de ultieme resolutie van je afbeeldapparaat te komen. Voor de ingewijden onder ons: je k1-factor te verlagen. Uiteindelijk blijft licht een golf en beeld je het af met een lens met een gegeven numerieke apertuur. Je bent gebonden aan de wetten der fysica, en de ultieme pitch die je kan afbeelden met een optisch systeem blijft altijd p = 0.5 * lambda/NA. Voor het gemak neemt ASML de benadering dat CD de helft is van je pitch, ofwel CD = p/2, waarmee je komt op de ultieme resolutie van CD = 0.25 * lambda/NA. Kleiner dan dat kom je niet met het afbeelden van je plaatjes.

[florizla]

Klopt dit dan: "Met computational lithography kan je features printen die kleiner zijn dan de golflengte van het licht" ?

[Blokmeister]

Hangt ervan af wat je bedoelt. Voor de echte afbeelding, maakt de grootte van de features niet uit. Ik zou prima met DUV-litho en een golflengte van 193nm features kunnen afbeelden van 1nm. Mijn yields kunnen bar slecht zijn en ik ga heel veel moeite hebben met ze überhaupt geprint krijgen, maar theoretisch is het mogelijk. De limiet zit op de afstand tussen de twee lijnen, of meer accuraat: de afstand tussen het begin van één lijn en het begin van de volgende. Die afstand noemen we de pitch.

De harde limiet van de kleinste pitch is p = 0.5 * lambda/NA. Dat betekent dat je met een NA van 1, je pitches kan schrijven die de helft zijn van je golflengte. Als je dan een feature hebt waarbij je lijnbreedte even groot is als de spacing tussen de lijntjes, dan is CD = p/2, en teken je lijntjes met een dikte van een kwart van de golflengte. Ik kan je zo uit mijn hoofd zonder computer uittekenen wat je daarvoor nodig gaat hebben.

Dat betekent dus eigenlijk dat je überhaupt al features kan printen die kleiner zijn dan je golflengte, en dat je daar voor simpele gevallen ook geen computer bij nodig hebt.

Maar in de echte wereld heb je veel complexere patronen, en moet je dealen met realistische omstandigheden. In dat geval helpt computational lithography je om dichter bij die limiet te komen. Sterker nog, computational lithography is daar absoluut onmisbaar.

[DvanRaai89]

Het is inderdaad mogelijk, maar dat is absoluut niet zonder haken of ogen (slag of stoot?).
Het probleem met multi patterning is dat het veel langer duurt; meer machine tijd innemt en je dus veel minder throughput hebt. Ik raad je aan deze video van Asianometry te bekijken. Je kunt dus beter gebruik maken van optical proximity corrections*, waarbij er opzettelijk een soort van imperfecties in het ontwerp verwerkt worden, waardoor wanneer het daadwerkelijk geprint word, de tekortkomingen van het apparaat ervoor zorgen dat het wel goed er uit komt. Ik vergelijk het een beetje met active noise cancelling in je koptelefoon of oortjes.
*Het is niet of of, wilde alleen even duidelijk maken dat het multi patterning over het algemeen minder gewensts is, en liever niet gebruikt word als het niet nodig is. OPC is eigenlijk al standaard.

De oudste vorm is simpele rule-based OPC, waarbij er bijvoorbeeld een soort van schreven of hondenoortjes aangebracht worden op het ontwerp. (Die uiteindelijk zelf niet geprint worden.)
Verder heb je ook nog andere resolution enhancement technologies.
Dit alles is nauw verwant aan / valt onder wat "computational lithography" genoemd word. Hier een video van Asionometry waar hij er wat over uitlegd.


En nog eentje om het af te leren:
Waarom iedere 3"nm" node anders is (Asianometry)

[Reactie gewijzigd door DvanRaai89 op 23 juli 2024 13:54]

[Blokmeister]

Ook goed om te vermelden dat niet de transistors, maar vooral de eerste connectielagen het moeilijkst zijn om te printen. Transistors vallen qua litho wel mee. Omdat de structuren ook erg regelmatig zijn, kan je die ook makkelijk met muiltiple patterning doen met behulp van Self-Aligned Double/Quatruple Patterning.

[artmaster]

Misschien handig als extra uitleg NA:
Wikipedia: Numerical aperture