ASML bereikt 'first light' met eerste high-NA-euv-machine

ASML heeft 'first light' bereikt met zijn eerste lithografiemachine voor high-NA-euv. Dat bevestigde Intel-technologiemanager Ann Kelleher tijdens de SPIE Lithography-conferentie in Californië. High-NA-euv is naar verwachting in 2025 klaar voor productie.

ASML heeft inmiddels ook bevestigd dat het first light heeft bereikt met high-NA-euv, schrijft persbureau Reuters. Dit betekent dat een high-NA-machine in Veldhoven voor het eerst de fotoresist op een wafer heeft belicht. De machine werkt dus, hoewel de beoogde prestaties nog niet zijn behaald. ASML verwacht in de loop van 2025 zijn eerste high-NA-machines te leveren die geschikt zijn voor volumeproductie.

Intel nam eind vorig jaar de eerste modules voor zijn eerste high-NA-testmachine in ontvangst. Die wordt momenteel in elkaar gezet in een Intel-fabriek in Oregon, schrijft ook Reuters. Vermoedelijk gaat dat om de D1X-fab, waar het bedrijf zijn toekomstige procedés ontwikkelt. Intel maakte die fabriek in 2022 al gereed voor high-NA-euv-machines, die groter zijn dan de huidige euv-tools van ASML.

Onlangs bevestigde Intel al dat het bedrijf high-NA-euv gaat inzetten in zijn komende 14A-procedé, die vanaf 2026 in productie gaat. TSMC en Samsung hebben ook high-NA-machines besteld, net als geheugenmakers Micron en SK hynix. Die bedrijven hebben echter nog geen high-NA-vermelding op hun respectievelijke roadmaps.

High-NA wordt de volgende generatie euv-machines. Met een grotere 'numerieke apertuur' van 0,55 moet die machine een hogere resolutie voor het printen van transistors bieden dan de huidige euv-machines, die een NA van 0,33 hebben.

Intel ontvangt eerste high-NA-euv-testmachine van ASML
Intel ontvangt de eerste modules voor de eerste high-NA-euv-testmachine. Bron: Intel

Door Daan van Monsjou

Nieuwsredacteur

28-02-2024 • 13:54

57

Lees meer

Reacties (57)

57
56
27
5
0
18
Wijzig sortering
Even wat context:

Bij lithografie wil je het licht zo scherp mogelijk focussen. Hierdoor kan je kleinere structuren maken. Vergelijk het met een potlood of pen, hoe scherper/kleiner de punt hoe kleiner je kan schrijven.

Om de resolutielimiet van een optisch systeem aan te geven wordt vaak de volgende formule gebruikt:
r = 0,62*(λ/NA)

r: resolutie
λ: golflente van het licht
NA: numerical aperture

Het liefst wil je de resolutie zo klein mogelijk hebben. Hiervoor wil je (λ/NA) dus zo klein mogelijk maken. Dat kan op twee manieren; λ kleiner maken of NA groter maken. Door het gebruik van extreme UV-straling is λ al heel klein (hoe dieper je UV ingaat hoe kleiner λ). En nu wordt NA dus ook nog groter gemaakt.

TL;DR: Hogere NA = scherpere lichtbundel = kleinere structuren mogelijk.

Zie ook:
https://en.wikipedia.org/wiki/Angular_resolution
https://en.wikipedia.org/wiki/Airy_disk
https://en.wikipedia.org/wiki/Numerical_aperture

@dieguyvanit
Even een voetnoot, dit criterium voor resolutie wordt ook wel het Rayleigh-criterium genoemd, en is geldig als je naar enkele puntjes kijkt, zoals naar sterren. In het geval van lithografie, heb je te doen met repeterende structuren waarbij je een ander criterium hebt. Die 0.61 wordt ook wel de k1-parameter genoemd, die voor repeterende structuren minimaal 0.5 kan worden (of 0.25 afhankelijk van wat je één structuur noemt, ik vind hier 0.5 correcter omdat de ultieme resolutie gegeven wordt door de afstand tussen het begin van één lijn en het begin van de volgende, niet door de breedte van de lijn zelf).

Als we een k1 van 0.5 (of 0.25) gebruiken, kan je beter spreken over het Abbe-criterium van resolutie, al zijn de meningen over de naam van het criterium enigszins verdeeld.

Wat goed is om te zeggen is dat je in de praktijk nooit je theoretische resolutie haalt. Je zit dus op een k1 die groter is dan 0.5 (of 0.25). Normaal gesproken betekent een hogere k1 een hoger contrast. Hoe groter je contrast, hoe groter je signaal-ruis-verhouding en hoe makkelijker je je proces kan aanpassen aan een volgende node (een beetje kort door de bocht). Dat betekent dat je voor de volgende node twee dingen kan doen: of je past je proces aan om te dealen met een kleinere k1 en dus een lager contrast, of je legt veel geld neer voor een nieuwe scanner die bij kleinere patronen dezelfde k1 en dus hetzelfde contrast kan halen.

Nogmaals: dit is allemaal erg kort door de bocht, maar geeft wel een beetje context.

[Reactie gewijzigd door Blokmeister op 23 juli 2024 06:36]

Ja en nee.

Met single paterning is de uitleg correct. De effectieve CD (critical dimension) zou volgens de website van ASML met deze tools op 8nm komen te liggen.

Daar komt bij dat er ook gebruik gemaakt kan worden van multi paterning. Dit hebben ze met de "oude" DUV machines heel lang gedaan tot de EUV machines kwamen.

Het idee met een dikke stift als analoog. Je lat
(zelfde breedte als je stift) heel precies verleggen en een 2e lijn trekken die korter op je eerste ligt dan wat je had kunnen doen als je hem niet verlegd had. Afhankelijk van je resist (positief of negatief) kan je dan de tussenruimte verkleinen of the effectieve lijntjes dunner maken.

Dit brengt natuurlijk heel wat meerkosten
Met zich mee want de wafer moet dan het volledige proces nog een (of meerdere) keer (keren) doorlopen.
Heb je natuurlijk gelijk in, vandaar ook dat ik zei dat het heel kort door de bocht was. Ik ben zelf ook meer voor de minimale k1 van 0.5, dan gaat het over pitch, dus de afstand van het begin van één lijn tot het begin van de volgende. De resolutielimiet is op die afstand, ook wel pitch genoemd. Theoretisch is er geen limiet op de dikte van de lijn zelf, die kan zo klein zijn als je wil, zolang je je proces er maar op aan kan passen. Daar maak je gebruik van met multiple patterning in het geval van litho-etch-litho-etch (LELE).
Je potlood-analogie klopt niet echt. Je wilt juist een hele 'brede' lichtbundel kunnen vangen met je lens (spiegels, in dit geval) om hele dunne lijntjes te kunnen belichten. Een high-NA systeem zou je kunnen zien als een heel dik potlood met een 'korte' punt, maar dat bekt niet zo lekker :)
Loopt Intel enkele jaren voor op ASML op dit gebied?
Intel is een klant van ASML, geen concurrent. Met de machines van ASML, kan Intel chips met kleinere details fabriceren. ASML is een machinebouwer, Intel is een chipfabrikant.
Loopt Intel enkele jaren voor op ASML op dit gebied?
De vraag is: loopt Intel voor op TSMC?
Zowel Intel als TSMC kopen hun machines bij ASML.
TMSC is koploper. De rest moet mee.
Beetje vreemd dat vanuit jouw oogpunt de "concurrent" of ander merknaam, een bevestiging geeft op andermans apparatuur/technologie?
Gefeliciteerd! Fantastisch!

(denk ik)
Ik kan alleen maar doen alsof ik begrijp wat er staat.
De scanners van ASML zijn een soort diaprojectoren die een masterpatroon (ook wel masker of reticle genoemd) op een wafer projecteren. Op de wafer ligt een fotogevoelige laag, vergelijkbaar met wat er vroeger op je fotorolletje zat, waar het patroon in achterblijft. Daarna ga je je wafer net zoals je rolletje vroeger ontwikkelen, waarna je allemaal postprocessing doet, zoals etsen, materiaal opdampen, ionen implanteren en noem het maar op.

Je kan dit dus zien als de eerste keer dat de diaprojector aan staat. Je hebt licht, op je scherm staat iets wat een beetje lijkt op de dia en het wisselen van dia's werkt ook al. Natuurlijk moet je nu nog netjes gaan scherpstellen zodat je plaatje mooi scherp wordt, maar je systeem werkt en het begin is er. Dit is best wel een mijlpaal!
Gemiste kans om het inderdaad niet ff wat te versimpelen:

"De allerkleinste details die de High-NA-machine kan afbeelden, zijn 8 nanometer (nm) groot, 8 miljoenste van een millimeter. De huidige EUV-techniek komt tot 13 nm.

Chipfabrikanten geven hun productieprocessen heel andere getallen: 3 of 2 nm of zelfs 18 Ångström (tiende nanometer). Dat zijn marketingkreten; in werkelijkheid zijn de afstanden tussen de transistoren vaak een factor tien groter en zijn de marges ruimer, om sneller te produceren." bron (wel ff je javascript uitzetten ivm paywall)
Als je geen idee hebt hoe het één en ander werkt, is ook jouw uitleg niet simpel.
ASML komt vaak langs en door vragen te stellen en zo ongeveer alles te lezen begrijp je steeds meer van wat die machines doen en kunnen. Er zijn enkele personen op Tweakers die er heel veel van weten en vaak het nodige heel eenvoudig uitleggen. Ook bij deze commentaren vind je de eenvoudige uitleg.
Hangt ervan af of je de 1nm node bedoelt, of echt structuren printen met een resolutie van 1nm. Die twee dingen zijn compleet verschillend. De ultieme theoretische resolutie van een high-NA systeem is 0.25 * 13.5nm / 0.55 (ofwel een kwart maal de golflengte gedeeld door de numerieke apertuur), dus 6.1 nanometer. Let wel: dit is puur theoretisch, en alleen in het geval dat je alleen maar lijntjes hebt van 6.1nm breed met een tussenafstand van 6.1nm. Als je iets anders wil, dan heb je pech, of je moet grotere structuren gaan printen.

Als je dat dan ook nog eens naar de praktijk wil brengen, moet je alweer een paar nanometer groter gaan printen. Vervolgens moet je je scanner ook in je hele proces integreren, wat waarschijnlijk resulteert in weer iets grotere patronen.

Op de roadmap van IMEC zie je wat voorbeelden van typische structuren (https://www.imec-int.com/...ents-chip-scaling-roadmap). De pitch in dit geval refereert naar de afstand van het begin van één lijn tot het begin van de volgende lijn, dus een soort van frequentie (dus pitch op zijn Engels), maar dan niet in tijd, maar in ruimte. Waarschijnlijk kunnen de kleinste structuren op die roadmap niet met voldoende contrast geprint worden en is er een vorm van double patterning nodig, afhankelijk van hoe goed het proces is afgesteld.
Plat gezegd vanuit Intel, is dan ipv 6,1nm theoretisch optimaal, de praktijk straks 8nm voor dit type technologie, correct? Vraag is dan inderdaad of dat single patterning haalbaar is, of toch al double patterning of zelfs multi patterning vereist, maar indrukwekkend is het hoe dan ook om met zo een kleine marge op de theoretische optimale maatvoering te kunnen werken in een productievolume met per chip miljarden transistoren die maar zeer beperkt bestendig zijn tegen defecten.
Om praktische redenen wil je geen 6.1nm doen met deze scanner. Zelfs zonder de rest van het proces mee te nemen, kom je eerder uit op grotere structuren, bijvoorbeeld wat jij zegt. Dan moet je de rest van het proces meenemen, zoals bijvoorbeeld de photoresist, die zulke kleine structuren ook op moet kunnen lossen, en kom je weer op grotere patronen uit. De echte getallen ken ik zo niet, maar ik denk wel dat je in de goede richting denkt.

Over multiple patterning weet ik het echte antwoord niet. Ik zou zelf verwachten dat ze eerst de EXE:5000 gaan inzetten om juist single patterning mogelijk te maken, tegenover multiple patterning met een NXE (low-NA). Dat maakt het proces eenvoudiger.
Wat je er uit af kan leiden is dat de nieuwe machines op een hogere resolutie printen, simpel gezegd kan je dan dus meer transistors (0/1 I/O) op hetzelfde oppervlak printen. Er word niks vermeld over we dan met kleinere wafers uitkunnen, maar dat lijkt me wel aannemelijk.
De wafers blijven even groot, de chip die wordt kleiner.
Meer transistors per mm2. Die size blijft hetzelfde.
Wafers zijn al decennia 30cm doorsnede, sinds het mogelijk werd om silicium puurder te produceren. Er waren plannen om naar 45 en 60cm te gaan voor beter rendement, echter zijn alle machines in de industrie (niet alleen de lithografie, maar ook alles eromheen) nu al gebaseerd op 30cm wafers, dat er waarschijnlijk nooit meer een ander formaat zal komen.
Het is winstgevender om meer chips op dezelfde maat wafer te maken. En met High-NA zal de yield aanvankelijk bedroevend slecht zijn, vanwege de ongelofelijke complexiteit van het systeem. Een afwijking van aan fractie van een nanometer betekent het verschil tussen een goede scherpe belichting en een complete waas.
Zoals Asianometry zegt als ie het over deze tak van chipsfabricage heeft: "this stuff barely works". En dat klopt, het is op het randje zitten, en soms er overheen.
Beetje laat, maar er is na High-NA nog een stap gepland, zoals Asianometry het noemt: "The insanity of Hyper-NA" en ik vraag me serieus af hoe lang ze daarmee bezig zullen zijn.
Onderstaande quote van de website van ASML.
The ‘NA’ in the name refers to numerical aperture – a measure of the ability of an optical system to collect and focus light. And it’s called High NA EUV because we’ve increased the NA from 0.33 in our NXE systems to 0.55 in EXE systems. The higher NA is what gives the systems their better resolution.
In een notendop: Ze kunnen nu makkelijker de transistors kleiner maken. Dit leid in het eerste geval tot kleinere transistors en dus snellere chips.

Waar het ook voor zorgt is dat de bestaande chips goedkoper geproduceerd kunnen worden, omdat de foundries nu allemaal extra technieken moeten toepassen om dit te bereiken met de huidige generatie machines.

edit: typefout

[Reactie gewijzigd door Faalkoning op 23 juli 2024 06:36]

Beetje fout om "gemakkelijker"te zeggen want met High-NA wordt de scherpte-diepte (Die al zeer klein was) nog eens met een factor twee verkort. Dit betekent dat als 1 spiegel of de mask een fractie van 1 nanometer van zijn plek ligt op welk willekeurig punt, dit twee keer zo snel een wazige belichting oplevert. Het verhogen van de nauwkeurigheid (En niet te vergeten trillingsgevoeligheid/trillingsdemping) is dus de grootste uitdaging, niet die kolossale spiegellens van Carl Zeiss die de zuiversten zijn die ooit gemaakt zijn. (!!!)
De High-NA systemen hebben een CD van 8nm volgens asml.com
De 10A (1nm) naam is een referentie naar de node. Die naam is een referentie naar een 'die shrink', een verwijzing naar Moores law waar het aantal transitoren iedere 2 jaar verdubbelen op hetzelfde oppervlakte. Het voelt als een traditie om dit nanometer getal te verkleinen ook al is de gebruikte resolutie in pratijk lager.
Wacht even
De machine werkt dus, hoewel de beoogde prestaties nog niet zijn behaald
Dus de machine is niet goed , doet niet wat hij moet doen en is een beta concept maar dan wel een foto dat hij vorige maand al uitgeleverd is aan een klant in USA ?? 8)7
De eerste module van de meest complexe machine ooit gemaakt door de mens is nu inderdaad bij een klant geleverd. Mag met recht een mijlpaal genoemd worden.
Is deze machine complexer dan de the Large Hadron Collider van Cern?
Ik denk het wel, ik denk dat de Large Hadron Collider makkelijker na te bouwen is dan een EUV machine, laat staan de High NA EUV machine.
Dit is natuurlijk een beetje appels en peren vergelijken. De LHC en dit nieuwe apparaat zijn van een totaal andere categorie, zodanig dat het lastig te vergelijken is.

Bij de LHC horen namelijk dan weer 4 detectoren/experimenten (Alice, LHCb, CMS, Atlas), elk met hun eigen ontwerp, eigen doel en eigen mensen die daaraan werken.

Het grappige is natuurlijk dat ASML juist wel dit high NA apparaat in veelvoud kan produceren, terwijl dat door de organisatiestructuur van LHC en de genoemde experimenten weer lastiger ligt (maar niet onmogelijk is).

Wat wel vergelijkbaar is tussen de twee apparaten, is dat ze dermate complex zijn, dat ze lange tijd moeten proefdraaien voordat ze in productie kunnen gaan. De LHC experimenten hebben nadat alles inelkaar zit typisch ongeveer 1 of twee jaar nodig (dit is mij ontschoten, maar het is in ieder geval een stuk lastiger dan alleen maar een schakelaar omzetten) om tot productie te komen, en dat is deels omdat het gaat om een iteratie van het ontwerp. Alhoewel het wel moet worden opgemerkt dat het een significante iteratie omvat, omdat de luminosity (grofweg het aantal botsingen per tijdseenheid, zie bijvoorbeeld de tekst boven https://en.wikipedia.org/...er#Timeline_of_operations onder het kopje "Run 3: third operational run (2022)") van de LHC opgeschroefd is waardoor de data throughput bij de experimenten zeer significant is. (Is mogelijk een interessant onderwerp voor tweakers, want de hardware en software zie je waarschijnlijk in andere vorm in de toekomst weer terug.) De volgende upgrade (https://en.wikipedia.org/...ity_Large_Hadron_Collider) gaat daarin zelfs nog verder. De eerste generatie had meer tijd nodig om op stoom te komen.

Zo weet ik dat bijvoorbeeld het LHCb experiment de laatste paar jaren overgegaan is van een deels hardware deels software trigger, naar een pure software trigger, simpelweg vanwege verbeterde technologie en vanwege de noodzaak van het gebruiken van die technologie omdat de hoge luminosity een veel hogere data throughput eist van de trigger voor een functionerend experiment.

Ik weet behalve een sollicitatie vorig jaar niet zoveel van ASML, maar daarvan heb ik al een hoop geleerd over hun technologie. Gedurende mijn promoveren in natuurkunde (vorig jaar afgerond) had ik veel contact met mensen die participeren in de LHCb collaboratie. Aangezien ze een significant deel zijn van de onderzoeksgroep waar ik aan deelnam, heb ik daar deze informatie vandaan.
Misschien wel, misschien niet. Ik denk zelf dat de LHC complexer is dan een EUV-machine, maar zeker weet ik het niet. Goed om te onthouden: de LHC is niet een machine die herhaaldelijk gebouwd en verscheept wordt. Het is een one-off systeem, terwijl de scanners van ASML 'massa'-producten zijn (met massa tussen aanhalingstekens natuurlijk).

Beide zijn het gewoon ongelofelijk complexe machines. Het is echt gestolde fysica wat er in zo'n machine gebeurt. Als het niet verboden is door de natuurwetten, dan krijgt ASML (en/of CERN) het wel voor elkaar. De machines zijn zo complex dat het een wonder mag heten dat er geen complottheorie omheen bestaat, zoals bij de Saturnus V en de Apollo-missies. Dat laatste is redelijk rechttoe-rechtaan vergeleken met EUV-litho.
Ik heb gezien wat die machines inhouden, echt 10 levels up... Het was al ongelofelijk moeilijk om met EUV Gen1 scherp te stellen op de targets, maar High NA (Gen2) maakt die nachtmerrie nog 10 keer erger. Het zal nog wel een paar jaar duren voordat de High-NA echt beschikbaar komt. Het komt erop neer dat fracties van nanometers het verschil maken tussen een goede scherpe belichting, en een complete waas.
Wel grappig dat deze machines naar Calefonia gaan. Een plek waar de grootste humanitaire ramp op de planning staat.
En dat omdat de kans op een grote aardbeving daar redelijk groot is. En juist deze machines hebben stabiliteit nodig.
In het artikel staat dat de testmachine voor Intel naar Oregon is gegaan.
Dit heeft alles met de contracten te maken. Intel heeft flink geinvesteerd in de ontwikkel club van ASML om dit mogelijk te maken, dus zij eisten dan ook de eerste High-NA. Volgens mij maakt het ASML niet zoveel uit waar de machine komt te staan (mits er geen geo-politieke gevolgen aan hangen) :P
Als er een grote humanitaire ramp gebeurt dan is of de chip machine het nog wel doet het minst belangrijke...
Ach... als ze maar ten oosten van de San Andreas kloof staan ...
Heel Taiwan is ook een aardbevingszone. De ASML machines staan allemaal op luchtlagers waardoor er doorgaans weinig tot geen schade is bij aardbevingen, en zelfs ontregeling van het systeem is beperkt.
De eerste modules zijn uitgeleverd, niet de gehele machine. Dat staat ook gewoon onder de foto.
Dit gebeurt vaker, machines die nog in ontwikkeling zijn worden geleverd aan klant om zo verder te testen, ook rekening houdend met de wensen van klanten. Later kunnen ze worden geupgrade naar laatste versies. Dat de prestaties nog niet op verwachte niveau zitten kan verschillende dingen betekenen, zo zal de throughput (hoeveelheid wafers per uur) in het begin nog niet helemaal in orde zijn.
Op het moment dat we zo'n machine leveren, moeten we hem daarna helemaal opnieuw uitlijnen en nog veel meer testjes draaien om alles te kalibreren en te valideren. Dus ja zo'n machine werkt wel, maar nog niet helemaal zoals je wilt.
Wacht even


[...]


Dus de machine is niet goed , doet niet wat hij moet doen en is een beta concept maar dan wel een foto dat hij vorige maand al uitgeleverd is aan een klant in USA ?? 8)7
Dat is niet zo heel vreemd, hoor. Ik zit al een tijdje niet meer in deze branche, maar werkte er in de tijd dat de eerste DUV machines (en later ook EUV machines) op de markt kwamen. Ook toen waren deze ook niet helemaal 'af'. Het gaat hierbij overigens meestal om het verhogen van de yields, door de machine enigszins plat gezegd te finetunen. En dat lukt vaak het beste in een operationele omgeving.
<never mind>

[Reactie gewijzigd door Yucko op 23 juli 2024 06:36]

Testen en bouwen gebeurde gelijktijdig. Stond in NRC-artikel. Ipv eerst alles opbouwen testen in eigen fabriek, werd alles nu en bij de eigen fabriek, en bij de klant gebouwd en getest.
Als je niet weet hoe dit soort projecten in elkaar steken kan je beter niets schrijven.
Dit is eerder een signaal hoe graag sommige klanten van ASML zo vroeg mogelijk het nieuwste systeem hebben. Het lijkt er op dat ze niet willen wachten op ASML die intern test en daarna het systeem opstuurd, maar dat ze het systeem tegelijk opbouwen bij de klant zodat die uiteindelijk sneller kunnen starten.
Zo werkt dat eenmaal, zeker bij een nieuw platform.
Recentelijk is hierover door NRC een redelijk accuraat en leesbaar artikel gepubliceerd:

https://www.nrc.nl/nieuws...wie-gaat-m-kopen-a4189699
Voor degenen die geen abo hebben en dus tegen een paywall aanlopen: ff je javascript uitzetten (in uBlock) en de pagina herladen.

(NRC is niet zo slim, of maak ik nu een slapende hond wakker? :+ )
Dezelfde auteur heeft ook een goed boek geschreven over de hele geschiedenis van ASML. Leuk leesvoer.
Een leuk weetje en een vergelijking om de precisie van de huidige technieken die ASML toepast in een voor mensen begrijpelijke context te plaatsen; men is in staat om een doel raken ter grootte van een menselijke haar, vanaf een afstand van 300 kilometer.
Als je niet weet hoe je iets vriendelijk kunt zeggen, kun je misschien beter nog even iets langer nadenken. 😉

Het leek me overigens ook (deels) meer een vraag dan een stelling.

Op dit item kan niet meer gereageerd worden.