Imec deelt eerste yieldresultaten met ASML's nieuwe high-NA-euv-machines

Imec heeft de eerste yieldresultaten met ASML's high-NA-euv-machines gepubliceerd. Die machines worden in de komende jaren gebruikt voor de nieuwste chipproductieprocessen van bedrijven als Intel. Imec noteerde een 'elektrische yield' van ruim 90 procent op een enkele laag.

Belgische onderzoeksinstelling imec voerde onlangs 'elektrische tests' met een high-NA-euv-machine uit en presenteerde de resultaten daarvan tijdens een SPIE-lithografieconferentie in Californië. Daarvoor werden structuren met metalen lijntjes afgebeeld met een onderlinge afstand van 20 nanometer. Daarna werd bekeken welk percentage daarvan functioneel was.

Imec printte twee verschillende soorten structuren met een high-NA-machine. Er werden meander-structuren afgebeeld, die aangeven of metalen lijntjes ergens een breuk bevatten. Daarnaast werden ook fork-fork-structuren geprint. Die worden gebruikt om na te gaan of nabijgelegen lijntjes onbedoeld contact met elkaar maken. Dergelijke breuken en 'bruggen' zijn soorten 'stochastische defecten' die kunnen optreden tijdens het productieproces.

De afgebeelde teststructuren: meanders en forks, met een onderlinge afstand van 20nm. Bron: imec

Bij die structuren werd volgens imec een yield van meer dan negentig procent opgemerkt. Dat wil zeggen dat ruim negentig procent van de afgebeelde structuurtjes daadwerkelijk functioneel was. Dat percentage geldt overigens voor een enkele laag, bevestigt imec tegenover Tweakers. Moderne chips bevatten tientallen lagen en bij iedere laag kunnen defecten optreden. De yields die chipmakers als TSMC en Intel communiceren bij hun procedés, zijn afhankelijk van alle lagen samen.

High-NA-euv zal overigens niet gebruikt worden voor al die tientallen lagen. Naar verwachting wordt high-NA bij introductie beperkt tot een klein aantal lagen van een chip. De 'gewone' euv-machines van ASML maakten hun debuut in TSMC's N7+-procedé uit 2019. Bij dat procedé werd euv gebruikt voor maximaal vier lagen. Voor de rest werden minder geavanceerde 'duv'-machines gebruikt.

Imec noemt de high-NA-yields van ruim negentig procent in ieder geval een goed resultaat. De tests geven chipfabrikanten en hun leveranciers inzichten over hoe stochastische defecten als lijnbreuken en bruggen in de toekomst verder beperkt kunnen worden.

High-NA is de tweede generatie euv van Nederlandse chipmachinemaker ASML. Deze machines hebben een hogere 'numerieke apertuur', wat betekent dat de optiek van de machines meer licht kan opvangen en scherpstellen. In theorie kunnen chipmakers daardoor kleinere transistors maken met een enkele belichting. ASML zegt dat de theoretische resolutie 13nm betreft voor low-NA, maar met high-NA wordt dat verlaagd naar 8nm, waarbij een lager getal beter is.

ASML levert de eerste high-NA-euv-machine voor grootschalige productie 'in de komende maanden', bevestigde ceo Christophe Fouquet in januari tegenover Tweakers. Die machine wordt dan geleverd aan Intel. Dat bedrijf ontving eerder al high-NA-testmachines en heeft daar inmiddels ruim 30.000 wafers mee belicht. Intel wil high-NA-euv grootschalig gaan gebruiken voor zijn 14A-procedé, dat in de loop van volgend jaar beschikbaar moet komen.

Een ASML EXE:5000-machine voor high-NA-euv. Bron: ASML

Reacties (29)

[tedades]

Voor het verhaal van de lagen: als je een CPU/GPU wilt maken begin je met de semiconductor (iets dat stroom 'kan' geleiden), dit is bijna altijd de silicium wafer (zo'n 30cm ronde schijf). Dat is onderdeel van je transistor. De transistor is je schakelaar (die de 1 en 0 faciliteerd, die is eigenlijk iets complexer, google CMOS).
Om transistors aan elkaar te koppelen heb je verbindingen nodig, die zijn vaak van koper (metaal) en deze hebben hun eigen lagen. O.a. omdat lijnen elkaar anders zouden doorkruisen. Je wilt ook spanning en signalen kunnen leveren aan de chip, dus heb je grotere lijntjes naar externe contactpunten, die bevinden zich op de laatste laag. Die contactpunten verbinden ze uiteindelijk (via packaging) aan je CPU pin (of interposer).
Dus krijg je de mini transistors op je eerste laag en bouw je met groter wordende metaallaagjes op tot de laatste laag waar grote contactpunten zitten.

Dus gebruik je EUV alleen voor die eerste lagen waar je een hoge resolutie nodig hebt. De rest kan met goedkopere/snellere machines gebeuren.

Naast de hogere resolutie kun je met High-NA makkelijker/sneller werken. Omdat je op hoge resolutie op niet-High-NA systemen soms meerdere processtapen moet uitvoeren waar dit nu kan met 1 lithographie stap.
Meerder stappen moeten uitvoeren kost niet alleen tijd maar kan ook voor een lagere yields zorgen.

Imec laat nu zien hoe goed High-NA werkt op dit moment.
Ik weet niet hoe goed 90% yield is met 20nm tussen patronen maar het klinkt alsof ze nu goede voortgang maken maar nog niet op productie niveau zijn.

[BadRespawn]

Dus krijg je de mini transistors op je eerste laag ...

Is voor het maken van een transistor niet al meerdere passes nodig, waar bij iedere pass iets mis kan gaan (min of meer overeenkomend met meerdere lagen)?

[Sissors]

Yep, een hele zooi lagen. Maar slechts een enkeling is kritisch op gebied van yield.

Verder zegt deze 90% weinig zonder te weten hoe het bij andere technologieën zit. Aan de ene kant zijn deze patronen natuurlijk worst case, met gigantisch veel metaal dicht bij elkaar. Aan de andere kant zijn het extreem regelmatige patronen, wat juist weer relatief makkelijk te maken is.

[tedades]

Ja, een transistor bestaat uit heel veel proces stappen. Omdat een laag, zonder industrie context, geïnterpreteerd wordt als een oppervlakte in een stapel gebruik ik deze interpretatie.
In het productie proces heb je additieve en subtractieve stappen die een eigen 'laag' hebben wat uiteindelijk tot een laag van één materiaal zal zorgen. De mix van alle materialen maken dan uiteindelijk de transistor. En die transistor bevind zich dan aan de andere kant van de IC dan waar de contactpunten zich bevinden. Zelf vind ik het fijn om te denken aan laagjes die van dun naar dik gaan, met in de dunste laag de transistoren.

In het productie proces heb je meerdere proces stappen en bij ieder stap kan iets misgaan, ook door het vervoer van de wafer tussen machines.
Omdat de lithografie stap precieser/flexibelere is dan andere stappen kun je in deze stap eventueel nog correcties uitvoeren. Deze correcties compenseren dan (deels) de problemen die een andere stap heeft of gaat introduceren.
Dat maakt deze lithografie stap nog waardevoller omdat je nog iets van invloed kan hebben op de yield.

[Blokmeister]

Hieronder is al uitgelegd dat je inderdaad vele stappen nodig hebt voor de transistor zelf. Wat nog niet echt duidelijk werd is dat de litho voor transistors niet zo boeiend is, het lastige zit in alle andere stappen zoals doteren, etsen, CVD/ALD, etc.
De transistors zelf, zoals de source en drain zijn grote structuren. De gate is wel erg smal, maar dat kan je doen met DUV en multiple patterning (Self-Aligned Double/Quadruple Patterning) waarbij je maar een belichtingsstap doet.

De eerste lastige stap komt vaak bij de block layer, waarbij je kleine semiwillekeurige blokjes wil printen om de gate van de ene transistor los te maken (weg te etsen) van de ander. Daarna moet je de source, gate en drain contacteren, en moet je dus hele kleine contactgaatjes printen. Dat is erg lastig. Net als de eerste metaallagen waarbij je korte verbindende lijntjes print. Die lagen lijken mij goede kandidaten voor high-NA.

[BadRespawn]

iedereen dank voor de ophelderingen

[tedades]

Tweakers heeft ook een achtergrond artikel geschreven: review: Hoe wordt jouw cpu of gpu gemaakt? - Het chipproductieproces uitgelegd

[matthew2300]

Razend interessant hoe de techniek steeds verder gaat. Maar zou je een chip ook in 3D kunnen maken? Het stapelen van verschillende onderdelen van de chip? Of krijg je dan problemen met de koeling? Of kun je dan de 'warmste delen aan de buitenkant maken en de 'koelere' aan de binnenkant?

Misschien even ter verduidelijking. Als ik het goed begrijp worden er van een plak silicium telkens laagjes weggebrand totdat het gewenste ontwerp ontstaat. Maar zou je verschillende van die laagjes ook boven elkaar kunnen plaatsen of in een vierkantje waarbij je onderlinge verbindingen maakt?

[tedades]

Er is net een achtergrond artikel gepubliceerd: review: Hoe wordt jouw cpu of gpu gemaakt? - Het chipproductieproces uitgelegd

De silicium laag is er als halfgeleider, een onderdeel van je transistor. Per proces cyclus brengt je een laagje van een materiaal aan op het silicium. Dit doe je herhalen totdat je een complete transistor hebt gemaakt. Je bouwt dus eigenlijk de hoogte in en blijft niet alleen op de silicium laag werken.
Hier een plaatje met een schematische doorsnede van een chip: afbeelding: Chipproductie metallisatie. Bron: SK hynix
In praktijk is de laag met de transistoren vele male kleiner dan de laag met je externe connecties, zie ook in dit plaatje: https://images.anandtech....rs-Carousel-2_678x452.jpg

Een chip is dus eigenlijk al in 3D gemaakt. In High Bandwidth Memory (HBM) zijn de geheugen modules al gestapeld geworden. En daardoor krijg je inderdaad problemen met de opbouw van warmte.

In de toekomst krijgen we mogelijk ook meer modulaire chips. Chips waarbij je standaard interfaces aanbrengt op de interposer (verbindingslaag). Op de interposer plaats je dan verschillende type chipmodules en zo kun je een eigen mix van toepassingen combineren.
Bij backside power delivery doen ze twee IC's (dies/chips) aan elkaar verbinden via (hybrid-)bonding.
Dus stapelen van chips gebeurd al; en in de toekomst mogelijk meer gestructureerd en gestandaardiseerd.
Zodra je die modules flexibel kunt plaatsen zou je inderdaad ook beter met warmte ontwikkeling rekening kunnen houden. Volgens mij zijn veel chipfabrikanten al blij als de chip überhaupt werkt omdat het ontwikkelen van een chip al erg complex is.

[as400]

Ironisch dat je zo'n joekel van een machine nodig hebt om alsmaar kleinere structuren te maken. Ik ben zeker dat je er Doom op kan spelen. En dan financiëel je Doom kan bezorgen bij tegenslag : gezien de aarde altijd een beetje kan trillen, wat heeft zo'n machine nodig...
De derde video met Minecraft in Minecraft komt in gedachten.

[Blokmeister]

Het lijkt best raar, maar als je kijkt naar de grootte van het lithografieveld uitgedrukt in termen van resolutie, dan is het niet zo gek. Een lithografieveld is 26mm breed. Met een golflengte van 13.5nm en een NA van 0.55 kan je daar lijntjes met een pitch (pitch is de afstand van de start van één lijn tot de start van de volgende lijn) van 0.5*13.5nm/0.55= ~14nm mee printen. Dat betekent een donker gebied en een licht gebied in 14 nanometer, wat je kan zien als een pixel grootte van 7nm. Dat betekent dat in termen van pixels, je veld 26mm/7nm = 26/7 * mm/nm = 4 * 1 000 000 pixels, ofwel 4 megapixels breed is. Dat is niet vier megapixels totaal in je afbeelding, maar een breedte van 4 megapixels!
Dat is insane groot. Je moet dan een lens (ik gebruik hier de optische definitie van lens, dus een lens kan ook uit alleen spiegels bestaan, zoals de lens van de James Webb telescoop) bouwen die alle vier miljoen pixels zonder verstoring kan afbeelden. Om dat goed te kunnen doen, is het het makkelijkst om de lens zo groot mogelijk te maken. Voor een grote lens, lijkt het veld relatief kleiner, waarmee je je lens dus makkelijker kan optimaliseren voor de grootte van je veld.
Dit betekent dus dat als je resolutie beter wordt, je een grotere lens wil bouwen, en het hele systeem eromheen dus ook groter wordt.

[thomskipsp]

Bedenk hierbij ook even hoe knap het is dat er dus een spiegel (dat is een wafer effectief) in meerdere machines word beschenen, en daarbij op de juiste coöordinaten opnieuw beschenen word. Op nanometer niveau.

Een van de gave dingen aan lithografie

[Elminster]

Er zijn nog een aantal andere machines nodig om effectief ook een bruikbare chip te hebben.
En daar zitten nog een paar hele grote tussen.

Chipjes bakken is geen eenvoudige bezigheid.

[watercoolertje]

En dan financiëel je Doom kan bezorgen bij tegenslag : gezien de aarde altijd een beetje kan trillen, wat heeft zo'n machine nodig...

In Taiwan waar vrij veel aardbevingen zijn (ook zo nu en dan een zware) gaat dat eigenlijk best goed

[N1ckk]

ASML vandaag -2,5% op de beurs. Ik hoop dat dit resultaat ze goed zal doen!

[MPIU8686]

Komt door Nvidia, die slepen de gehele boel van tech en productie in hun kielzog naar beneden.

[slamhk]

Dat niet alleen denk ik, er is een "China Shock" in de chip industrie naarmate de semiconductor industrie in China steeds meer gaat ontwikkelen en potentieel klanten afneemt, vooral voor "oudere" nodes.

https://www.tomshardware....oncern-for-their-survival

https://asia.nikkei.com/B...ina-shock-in-mature-chips

[Reactie gewijzigd door slamhk op 28 februari 2025 13:57]

[rjmno1]

Die chips is 90 procent bruikbaar of althans op getest.
Ik ben benieuwd wat imec nog meer test zodat ze de productie volle gas kunnen gaan open draaien.

[gebruikernaam__]

Mwah beide artikelen gaan niet over de directe markt van ASML. Juist die toename in chip productie komt ze erg goed uit (zolang het mag van export). Ik denk dat het opkomen van de nieuwe lijn van Nikon ARFi systemen meer impact zal hebben. Die zijn vergelijkbaar met de mid/high end duv systemen.

https://bits-chips.com/ar...minance-in-arf-immersion/

[N1ckk]

neejoh tariffs

[MPIU8686]

Import doel je op .. voor ASML ?? .. Nee, import en niet tevreden aandeelhouders trekt Nvidia naar beneden. Chipmakers en gamestudios gaan mee in het kielzog van Nvidia. En ASML gaat mee in het kielzog van de chipmakers.

[studioh]

Ik zou me niet zo zorgen maken. Het is een behoorlijk volatiel aandeel. Bij een beetje positief nieuws schiet ie maandag weer +3%.

[Frame164]

Sinds juli 2024 is het aandeel 32% gedaald (als is het weer wat opgekrabbeld van een laagste waarde in november).

[locke960]

Juli 2024 was de hoogste waarde ooit.
En een half jaar daarvoor was de koers... hetzelfde als nu.
Dat wordt bedoeld met volatiel.

[JackBol]

Als je naar de hele keten van "zand" --> "business value" kijkt, dan zitten stroom en datacenter ruimte op het kritische pad. ASML kan wel harder gaan, maar die chips gaan niet ingezet kunnen worden.

[A Lurker]

Klopt. Tsmc zit nog 'prima' met hun 3nm proces op regulier euv in dat opzicht.

Voor een gamer is het niet zo leuk dat de kaarten uit de 5000 serie op dezelfde node gebakken worden als die van de vorige serie; dat betekent geen revolutionaire stap.

Echter is voor datacenters de scaling op een enkeke gpu minder kritiek als je bedenkt dat Nvidia racks met 72 gpus uitlevert en ze hoe dan ook als warme broodjes over de toonbank gaan.

En als inderdaad de echte bottleneck ergens anders zit zoals jij zegt. Dan zou ik investering in high NA euv ook dit jaar nog niet zo hard pushen en eerst zo veel mogelijk winst uit de bestaande tech halen.

ASML gaf eerder ook aan dat 2025 een overgangsjaar wordt en heeft winsten al lang maar beneden bijgesteld.

[Reactie gewijzigd door A Lurker op 28 februari 2025 18:30]

[FatGoebbelsIM]

En zo blijven ze hun voorsprong in een unieke markt vergroten. Op lange termijn kijkend gaat ASML nog veel belangrijker worden dan het nu al is. Ook als zit het bakken van chips nu in een dipje (wegens Intel) en teveel afhankelijk van TSMC, gaat dit in de toekomst veranderen.

De micro-chips gaan voluit gebakken moeten worden omdat het gebruik ervan om de zoveel jaren exponentieel zal toenemen.

Tevens hoop ik ook dat ASML onderzoek doet naar alternatieven in hun productieproces. Want alhoewel het een op zichzelf staand bedrijf is, is het nog steed afhankelijk van (nu corrupte) regering die een grote rol speelt in de wereldhandel. Niemand wil dat een uniek bedrijf als ASML moet zwichten voor corrupte regeringen, ze hebben niets met politiek en toch dwingen regeringen hun politiek op te dringen aan het bedrijf, das geen gezonde toestand voor de groei ve bedrijf.

Ik hoop dat ze zo snel mogelijk onafhankelijk worden en hun eigen toekomst (visie) kunnen uitstippelen, zonder dat iemand aan de touwtjes gaat trekken.

[RandomStuff]

Helaas zie ik ASML niet onder US export control uitkomen zonder het westerse Intelectual Property systeem uit het raam te gooien. En het collectieve financiele belang is daarbij zo groot, dat borstklopper US of A de strijd dollar to dollar zou verliezen.
Zolang er (kritieke) onderdelen met een US origin (IP) in handelswaar aanwezig zijn, welke een US origin (dit kan nog steeds made in China zijn), zijn er 3, 4 en 5 letter instituten in de VS die wat te zeggen hebben over aan wie je het wel en niet mag verkopen.
Dit IP is gepanteerd waar het kan, en tegen sommigen kan je simpelweg niet concureren. Het dunkt mij dat vandaag de dag een besturingsysteem te maken (zonder dat $$$$ bedrijven je komen claimen voor geld of takedowns). Zelfs al kom je met een unieke backbone taal en architectuur, de voorzijde kan je niet ontwikkelen zonder imperatieve trucendoos welke weer een US origin hebben. Wil je met je OS het internet op? Dan heb nog een paar 100 verplichtte IP technologien te pakken.
Alle beursen en in feite ons gehele monetaire systeem is afhankelijk van wat we bij wet eigendom mogen noemen. Ik zie eerder een 3e (en 4e) wereldoorlog gebeuren dan een vergaande IP wetgeving relaxatie.

Meer on-topic: ASML is niet bijzonder volatiel als je maar een beetje uitzoomt. De groei is meerjarig consistent. Naarmate de totale waarde toeneemt, lijken de absolute uitschieters heel erg groot, maar zijn te relativeren. Kijkend naar onderstaande revenues bekijk, kan er hooguit worden gezegd dat er een meerjarig een omzet stagnatie op de loer ligt.

De enigszins betrouwbare stat scraper macrotrends.net
https://www.macrotrends.n...ASML/asml-holding/revenue

De ASML marge is gezien hun ontwikkelkosten en doorloop laag, maar wel consistent. De aankomende 10 jaar zijn we zeker nog niet van ASML af zonder intrede van een betere techniek. Met dit nieuws verwacht ik dat de high NA EUV de aankomende 5 jaar in de "beste chipsbakkers" top genoemd zal worden.

Waar de markt heen gaat weten we zonder glazen bol niet. Ik ben van mening dat meerjarig omzet/winst, verwachtte korte termijn uitgaven meer zegt over een bedrijf dan de populariteit index, aka de beurs. Voor ASML voeg ik er marktontwikkeling als parameter aan toe, welke o.a. een relatie heeft met handel en beperkingen...

[SkyStreaker]

Prachtig om te zien en ook daarbij de modulaire opbouw, ik vraag mij af of dit ook een bewuste keuze is. Een bekende fabrikant voor autobanden-machines doe dit namelijk ook. Ten eerste om retrofits makkelijker te kunnen plaatsen, efficiënter verzenden naar klandizie en ook om reverse-engineering lastiger te maken, als mijn geheugen mij dient.