Door Daan van Monsjou

Redacteur Chipsector

Hoe wordt jouw cpu of gpu gemaakt?

Het chipproductieproces uitgelegd

02-03-2025 • 06:00

120

Artikel

We schrijven op Tweakers regelmatig over de nieuwste chipproductietechnieken van bedrijven als TSMC, Samsung en Intel. Die drie bedrijven staan voorop bij het steeds kleiner maken van zogeheten transistors, die de basis van een chip vormen. Hoe kleiner de transistor, hoe meer er in een chip passen. En hoe meer er op een chip passen, hoe sneller die wordt.

Waar we minder aandacht aan besteden, is hoe die chips daadwerkelijk gemaakt worden. Toch is het productieproces van chips enorm interessant. Bij het maken van een moderne chip komen honderden stappen kijken. Het duurt bovendien maandenlang voordat zo'n chip klaar is voor gebruik. In dit artikel duiken we in de wondere wereld van chipproductie. We beschrijven hoe een chip begint als een hoopje zand en eindigt in jouw pc, console of smartphone.

Wat is een chip?

Eerst in het kort: wat is een chip überhaupt? Als je inzoomt op bijvoorbeeld de processor in je telefoon, laptop of pc, dan zul je een combinatie van een hele hoop schakelaartjes zien: transistors. Deze transistors hebben twee standen: uit en aan. Een computer begrijpt die standen respectievelijk als ‘0’ en ‘1’. Een enorme verzameling van die transistors, vaak miljarden, vormt samen de basis voor je chip.

Transistors bestaan uit een aantal componenten. Je hebt een kanaaltje van silicium, dat stroom kan vervoeren tussen een source en een drain. Boven op het kanaal zit een soort poort: de gate. Die gate regelt de stroomdoorvoer. Als er een bepaalde spanning op de gate wordt gezet, dan wordt het kanaal geleidend en loopt er stroom tussen de source en de drain. De transistor staat dan aan. Als de spanning van de gate af wordt gehaald, dan wordt het kanaal juist isolerend en kan er geen stroom meer naar de drain toe lopen. De transistor staat dan uit.

Mosfet-diagram
Een simpel diagram van een transistor

Heel simpel gezegd: hoe meer van die transistors, hoe sneller je chip. Op een moderne chip vind je er tientallen miljarden. Het mag dan ook duidelijk zijn dat ze steeds kleiner worden. Tegenwoordig meten we transistors in nanometers. Ter illustratie: een nanometer is 0,000001 millimeter en de diameter van een hoofdhaar is ruim 30.000 nanometer.

Let wel: de termen die je geregeld hoort bij chipfabrikanten, zoals '3 nanometer', hebben weinig meer te maken met de daadwerkelijke afmetingen van transistors. Ze zijn in de praktijk nog een stukje groter. Het zijn voornamelijk marketingnamen die gebruikt worden om nieuwe chipgeneraties aan te duiden. Bovendien kun je ze ook niet gebruiken om procedés van chipmakers te vergelijken. Wat de ene fabrikant 3nm noemt, kan heel anders zijn dan de 3nm-chips van een andere chipmaker.

Dat gezegd hebbende: ze mogen dan misschien niet daadwerkelijk 3nm zijn, maar transistors worden wel echt steeds kleiner. Tegenwoordig kun je miljarden transistors in een chip ter grootte van een vingertop stoppen. Je zult begrijpen dat het niet makkelijk is om zoveel transistors in een klein oppervlak te proppen.

De fundering van een chip: de wafer

Het chipproductieproces begint bij de wafer, een ronde schijf waar de chip bovenop wordt gemaakt. Je kunt dat zien als de fundering waar een wolkenkrabber op gebouwd wordt. De wafer is de onderkant, en tijdens het chipproductieproces wordt laagje voor laagje een volwaardige chip in de steigers gezet.

Wafers zijn gemaakt van silicium, een veelvoorkomende grondstof die je bijvoorbeeld in zand vindt. Silicium is een zogeheten ‘halfgeleider’. Je kunt die term vrij letterlijk nemen: het materiaal is een soort tussenstap van een geleider (die elektrische stroom kan vervoeren) en een isolator (die elektriciteit juist tegenhoudt). Dat betekent dat de elektrische eigenschappen van silicium beïnvloed kunnen worden; het materiaal kan zowel geleidend als isolerend werken. Ideaal voor een chip met transistors die voortdurend in- en uitgeschakeld moeten worden, via de eerdergenoemde source en drain.

Silicon ingot en wafers. Bron: johnrandallalves / Getty Images
Een staaf silicium.
Bron: johnrandallalves / Getty Images

Om de wafers te produceren, wordt silicium dus verkregen uit zand. Daarvoor wordt een speciaal type zand gebruikt: silicazand, met een hoog percentage aan silicium. Dat wordt uitgebreid gezuiverd, gesmolten en gekristalliseerd tot een grote staaf. Die staaf wordt vervolgens in dunne plakjes gesneden: de wafers. Het oppervlak van die wafers is na het snijden nog ruw en bevat defecten; ze worden daarom gepolijst en schoongemaakt met chemicaliën om dat op te lossen, zodat ze een goede basis voor de chip vormen.

Wafers worden gemaakt in verschillende maten, maar de grootste en meest veelvoorkomende hebben een diameter van 30 centimeter, ongeveer de omvang van een pizza. Op de schijven worden meerdere chips tegelijkertijd gemaakt. Hoeveel dat er per wafer zijn, hangt af van de chip: sommige chips, bijvoorbeeld die voor smartphones, zijn relatief klein: de chip in de nieuwste iPhone is bijvoorbeeld 90mm². Daarvan passen er honderden op een wafer. De grootste chips, zoals de AI-chips van Nvidia, kunnen een oppervlak tot wel 858mm² per stuk beslaan; daarvan passen enkele tientallen op een wafer.

Intel 18A-wafer
Een wafer, waarop honderden chippatroontjes zijn afgebeeld. Bron: Intel

Oxidatie: een beschermlaagje voor de chip

De wafer is dus de fundering van de chip. Maar met alleen een wafer ben je er nog niet. Er zijn nog flink wat stappen nodig voordat je eindigt met een werkende chip. Er moeten veel lagen worden aangebracht op de wafer, waar patroontjes in worden geëtst. Dat alles wordt meerdere keren herhaald: een moderne chip bestaat uit tientallen lagen, en het opbouwen van die laagjes gebeurt stap voor stap. Om die laagjes op te bouwen, worden gaandeweg materialen toegevoegd aan de wafer. De methode daarvoor hangt af van het materiaal.

Een methode daarvoor is oxidatie. Daarmee ‘groeit’ een materiaal genaamd siliciumdioxide op het oppervlak van de wafer, net zoals roest op ijzer groeit. Siliciumdioxide werkt als een soort isolerende laag, die bijvoorbeeld voorkomt dat er stroom weglekt naar andere delen van de chip. Bovendien beschermt het de onderliggende wafer tegen schade tijdens het productieproces.

Er zijn meerdere manieren om de wafer te oxideren. De wafer wordt in ieder geval verhit, vaak tussen de 800 en 1200 graden Celsius. De wafer wordt vervolgens blootgesteld aan zuurstof (droge oxidatie) of waterdamp (natte oxidatie). De zuurstof of waterdamp reageert op het oppervlak van de wafer, waardoor het laagje siliciumdioxide ontstaat.

Bij droge oxidatie vormt het siliciumdioxide zich wat langzamer, waardoor die optie vooral geschikt is om dunne oxidatielaagjes mee te maken. Bij natte oxidatie gaat dat sneller, en is deze optie dus bedoeld voor dikkere lagen.

SK hynix: waferoxidatie
Het oxideren van de wafer gebeurt doorgaans in een machine met zuurstof of waterdamp. Bron: SK hynix

Depositie: laagjes aanbrengen met gas of damp

Je kunt ook laagjes toevoegen met een proces genaamd thin film deposition, kortweg depositie. Daarbij worden materialen op de wafer 'geplakt'. Dat kunnen verschillende soorten materialen zijn. Denk aan metalen, isolators of juist halfgeleiders. Welk type materiaal precies wordt aangebracht, hangt af van het doel van de laag.

Er zijn meerdere methodes voor depositie. Een van de opties is chemical vapor deposition, ook wel cvd. Zoals de naam al doet vermoeden, wordt hiermee een laagje op de wafer aangebracht met een chemische reactie. Daarbij worden één of meer gassen samengevoegd in een machine, vaak onder vacuüm. Deze worden verhit, waarna ze op elkaar reageren. Die chemische reactie vormt een nieuw materiaal, dat uiteindelijk neerslaat op het oppervlak van de wafer. Zo ontstaat het nieuwe laagje.

Physical vapor deposition (pvd) is ook een optie. Materialen worden daarmee op de wafer aangebracht, zonder dat daarbij een chemische reactie komt kijken. Vroeger gebeurde dat door een materiaal te verdampen en aan te brengen op de wafer. Tegenwoordig wordt vaak gebruikgemaakt van een fenomeen genaamd 'sputteren', aangezien dat preciezer is. Kort gezegd: met sputteren wordt een materiaal naar keuze gebombardeerd met energie, waardoor moleculen loskomen. Die moleculen slaan neer op het oppervlak van de wafer en blijven onder de juiste omstandigheden permanent plakken.

Welke methode ook wordt gebruikt: het eindresultaat is een nieuw, dun laagje materiaal op de wafer. Met die nieuwe laag is de wafer klaar voor de volgende stap in het productieproces.

SK hynix: depositie
Chemical en physical vapor deposition. Bron: SK hynix

Fotolithografie: chipontwerpen printen met licht

Die volgende stap is fotolithografie. Tijdens dat proces wordt een deel van het chipontwerp op het nieuwe laagje geschreven. Dat gebeurt door dat ontwerp erop te 'projecteren' met licht, als een soort dia. Daarvoor wordt eerst een vloeibare, lichtgevoelige lak op de wafer gespoten. Die lak wordt ook wel de 'fotoresist' genoemd. De wafer wordt vervolgens zachtjes gebakken, waardoor de fotoresist hard wordt.

Als dat is gebeurd, gaat de wafer de lithografiemachine in. Deze bestaat uit een lichtbron (vaak een laser), een ‘masker’ (de blauwdruk met een deel van het chipontwerp) en de optiek (een soort lenzen). Binnenin de machine gebeurt het volgende: de lichtbron maakt licht, en dat licht gaat door het masker heen. Daardoor wordt het patroon op het masker min of meer 'vastgelegd' in het licht. De optiek stelt dat patroon vervolgens scherp, waarna het op de fotoresist terechtkomt.

Wanneer dat gebeurt, ontstaat een chemische reactie op de delen van de fotoresist die licht opvangen. Er wordt vervolgens een oplosmiddel toegevoegd, dat deze delen wegspoelt. Zo blijft de blauwdruk van het masker over. Daarna wordt de wafer op een hogere temperatuur gebakken. De blauwdruk is op deze manier permanent in de fotoresist geschreven. In de volgende stap wordt dat patroon overgebracht op de wafer zelf.

Maar eerst wat extra context: lithografie is een van de belangrijkste stappen in het chipproductieproces. Het bepaalt namelijk voor een groot deel hoe klein chipfabrikanten de transistors kunnen maken. De 'resolutie' daarvoor wordt bepaald met de formule van Rayleigh.

Deze formule kijkt onder andere naar de lichtbron. Hoe korter de golflengte van het gebruikte licht, hoe kleiner de lijntjes die je kunt afbeelden tijdens de lithografiestap. Dat wordt bijgestaan door de 'numerieke apertuur', die bepaalt hoeveel licht de lenzen kunnen opvangen en scherpstellen. Dan is er nog de zogeheten 'k1-factor', die afhankelijk is van veel andere factoren in het chipproductieproces.

Het bekende Nederlandse bedrijf ASML houdt zich voornamelijk bezig met lithografiemachines en is daarin de marktleider. ASML is de enige die zogeheten 'euv'-machines kan maken, die zich onderscheiden met de lichtbron. Euv-licht heeft een golflengte van 13,5nm, veel korter dan dat van voorgaande lithografiemachines. ASML's euv-techniek is daarom onmisbaar voor het maken van de nieuwste en geavanceerdste chips. Tweakers interviewde eerder voormalige ASML-cto Martin van den Brink over de opmaat naar euv en de obstakels die bij euv kwamen kijken.

Fotolithografie. Bron: May lam via WikiMedia. Licentie onder CC BY-SA 4.0
Met fotolithografie wordt een patroon overgebracht op een fotoresist. Bron: May lam via WikiMedia. Licentie onder CC BY-SA 4.0

Etsen: structuurtjes overbrengen op de wafer

Zoals hierboven beschreven, wordt met lithografie een patroon in de fotoresist geschreven. Maar dat ontwerp moet vervolgens nog op de wafer zelf terechtkomen. Dat gebeurt door middel van etsen. Daarbij worden de delen van de wafer die zijn blootgesteld onder de fotoresist weggehaald, terwijl de delen die beschermd zijn onder de fotoresist juist overblijven. Je kunt dat zien op de illustratie een paar alinea's hieronder.

Ook bij deze productiestap zijn er meerdere wegen die leiden naar Rome. In het geval van etsen zijn er twee methoden: 'nat' en 'droog' etsen. Bij de natte methode worden vloeibare etsmiddelen − bijvoorbeeld zuurmiddelen − op de wafer gespoten. De rest spreekt voor zich: het etsmiddel komt terecht in het patroontje op de fotoresist, die dient als een soort stencil. Zo wordt dat patroon als het ware in de wafer 'gespoeld'.

Silicium etsen. Bron: Cadence
Bron: Cadence

Nat etsen is relatief simpel, maar niet bepaald precies. Zuurmiddelen 'bijten' immers alle kanten op. Het kan daardoor voorkomen dat stukjes die zijn afgeschermd door de fotoresist, alsnog worden weggespoeld bij nat etsen. Een voorbeeld daarvan is hiernaast zichtbaar. In sommige gevallen is dat wenselijk, maar nat etsen is dus minder geschikt voor het etsen van hele strakke lijntjes met rechte hoeken.

Droog etsen is een stuk nauwkeuriger, wat dat betreft. Bij die methode wordt gebruikgemaakt van gas om blootgestelde delen van de wafer weg te etsen. Er worden gassen in de etsmachine gevoerd en onder vacuüm gezet. Die gassen krijgen vervolgens een elektrische lading, waardoor 'plasma' ontstaat. Dat plasma wordt op de wafer afgevuurd en verwijdert delen van de waferlaag. Dat is een stuk preciezer dan nat etsen en daarmee geschikt om kleine transistordeeltjes en rechthoekige structuren aan te brengen. Deze methode vereist wel duurdere, complexere apparaten en vergt meer tijd dan nat etsen.

Wafers etsen. Bron: Samsung Foundry
Tijdens het etsen worden de structuren op de fotoresist overgebracht op de thin film die eerder in het proces is aangebracht. Bron: Samsung Foundry

Ion implantation: geleiding beïnvloeden met ionen

Met de etsstap is de structuur voor de chiplaag afgerond, maar dan nog is het werk niet compleet. De overgebleven lagen moeten nog elektrische eigenschappen krijgen. Zoals we net al uitlegden, heeft een transistor een source en een drain. Als een transistor aangaat, loopt er stroom van de source naar de drain toe.

Om dat mogelijk te maken, krijgen delen van de transistor een positieve of juist negatieve lading. Dat wordt bereikt door middel van 'doping', ook wel doteren. Het klinkt averechts, maar met deze stap worden bepaalde onzuiverheden in de waferlaag gestopt. Die onzuiverheden voegen positieve en negatieve ladingen toe aan de transistor.

Tegenwoordig wordt hiervoor vaak een proces genaamd ion implantation gebruikt. Om dit te bereiken, wordt de wafer gebombardeerd met ionen van een bepaald materiaal. Die raken de wafer en nestelen zich onder het oppervlak. Afhankelijk van het gebruikte materiaal, krijgt de laag dan een positieve of negatieve lading. Voor een positieve lading wordt vaak boor gebruikt, terwijl voor een negatieve lading vaak ionen van fosfor, arseen of antimoon in de wafer worden geschoten.

Zo hebben we bijna het einde van het proces bereikt. Er resteren nog slechts een paar stappen, waaronder een reparatieproces. Het bombardement met ionen beschadigt het oppervlak van de wafer namelijk. Om dat te herstellen, wordt een proces genaamd annealing gebruikt. De wafer wordt dan verhit tot een specifieke, hoge temperatuur in een bepaalde atmosfeer. Het kan bijvoorbeeld gebeuren in een machine met een atmosfeer die is gevuld met waterstof en een temperatuur van boven de 1000 graden Celsius, om een voorbeeld te noemen.

Ion implantation. Bron: MKS Instruments
Met ion implantation worden ionen op de wafer afgevuurd. Bron: MKS Instruments

En dat alles weer opnieuw

En zo gaan we verder. De fotoresist wordt van de wafer afgehaald, waarna de wafer klaar wordt gemaakt om opnieuw het hierboven uitgelegde productieproces te doorlopen. Iedere keer opnieuw wordt een laagje materiaal toegevoegd, waarop een nieuw patroontje wordt geschreven met fotolithografie en de etsmachines, die worden 'geactiveerd' met ion implantation, en ga zo maar door.

Chipproductie metallisatie. Bron: SK hynix
Een dwarsdoorsnede van een chip. Onderop de
transistor, daarboven de 'metalen draden'.
Bron: SK hynix

Dat gebeurt zo vaak als nodig is. Iedere keer dat het bovenstaande proces wordt doorlopen, groeit de chip laagje voor laagje. Eerst worden de transistors zelf op deze manier opgebouwd. Als alle transistorlaagjes gemaakt zijn, vindt de 'metallisatie' plaats. Daarbij worden metalen draadjes op de wafer gemaakt. Zo wordt uiteindelijk een complex netwerk van metalen 'draden' gevormd, die de transistors met elkaar verbinden, zoals hiernaast zichtbaar is.

Gedurende het productieproces wordt de wafer ook meermaals schoongemaakt en geïnspecteerd op productiefouten. Ook wordt de wafer bij iedere laag opnieuw opgemeten. Met die metingen wordt ervoor gezorgd dat de nieuwe laag goed aansluit op de vorige. Als een nieuwe laag scheef boven op de oude wordt gemaakt, dan eindig je immers met niet-werkende of suboptimale chips.

Zoals we al schreven: een moderne, geavanceerde chip bestaat uit tientallen laagjes, dus dit hele proces kan even duren: een wafer kan zo drie maanden of langer door een chipfabriek rollen voordat deze klaar is voor de volgende stap: packaging.

Infographic ASML chipproductie
Het chipproductieproces uitgestippeld. Bron: ASML

Packaging: de chips beschermen en geschikt maken voor gebruik

'Packaging' is misschien niet wat je verwacht. Het heeft namelijk niets te maken met de kartonnen doos die om je nieuwe processor of videokaart zit, maar draait om het gereedmaken van de chips voor gebruik. Een wafer vol met chips is immers nog nutteloos. De chips zijn kwetsbaar en hebben nog geen manier om daadwerkelijk contact te maken met het apparaat waarin ze worden gebruikt. Daarom worden ze eerst 'verpakt'.

Eerst moeten de losse chips natuurlijk losgesneden worden uit de wafer. Dat gebeurt bijvoorbeeld met een diamanten zaag of een laser en vereist natuurlijk hoge precisie om schade te voorkomen. De chips worden ook geïnspecteerd op schade die tijdens het chipproductieproces is ontstaan. Chips maken is, zoals je hierboven hebt kunnen lezen, enorm precisiewerk en een ongeluk zit in een klein hoekje: een vuiltje op het masker of de wafer kan al schade veroorzaken. Het kan dan ook gebeuren dat een chip minder goed of zelfs helemaal niet werkt.

Yields tijdens chipproductie: Bron: Samsung
Chips kunnen beschadigd raken tijdens het productieproces. Het percentage werkende chips wordt de 'yield' genoemd. Bron: Samsung

Tijdens het proces van electrical die sorting worden de chips gesorteerd. De chips die het beste werken, worden geselecteerd en verkocht als premiumproduct. Chips die helemaal niet werken, worden weggegooid. Chips die minder goed werken, kunnen alsnog nuttig worden in goedkopere producten. Denk aan een Intel Core i3-processor ten opzichte van een Core i9.

Na dit proces wordt de chip daadwerkelijk verpakt. Zo'n package bestaat doorgaans uit een onderlaag (een substraat of carrier) en een heatspreader. De package beschermt de chip tegen schade en zorgt ervoor dat de chip daadwerkelijk kan communiceren met andere delen van een systeem, zoals een pc, laptop of smartphone.

De chip wordt eerst verbonden met het substraat, bijvoorbeeld door dunne draadjes (wirebonding), of door de hele chip om te draaien en direct boven op het substraat te bevestigen met soldeerbolletjes (de flipchipmethode). Die draadjes of soldeerbolletjes dienen als een soort interface, die ervoor zorgen dat de chip daadwerkelijk kan communiceren met het apparaat waarin deze wordt gebruikt.

Flip chip en wire bonding. Bron: SK hynix
De methodes voor wirebonding en flipchip. Bron: SK hynix
Chippackage. Bron: Toppan
Een complete chippackage. Bron: Toppan

Om de chip te beschermen tegen schade, wordt er vervolgens nog een beschermlaag boven op de chip geplaatst. Dat kan bijvoorbeeld een soort hars zijn, die de chip inkapselt. Een ander voorbeeld is een metalen heatspreader, zoals je die misschien wel kent van je processor.

Als je wel eens een desktop-cpu hebt vastgehouden, dan heb je het eindresultaat van het packagingproces in handen gehad; de chip zit geplaatst op een klein printplaatje, met aan de onderkant contactpuntjes of pinnen die je in een moederbord stopt. Hieronder zie je bijvoorbeeld een Ryzen 9 9950X-processor van AMD, met links de complete cpu, inclusief heatspreader. Rechts daarvan zie je de processor zonder heatspreader, waarbij drie verschillende chips op het substraat zitten gemonteerd.

AMD Ryzen 9000
Een AMD Ryzen 9 9950X-cpu. Links zie je de cpu met heatspreader. Rechts zie je drie verschillende chips op het substraat zitten. Foto: Tweakers

Packaging is een vak apart, en steeds vaker een methode om meer prestaties uit chips te persen. Chipmakers combineren bijvoorbeeld meerdere chips binnen een enkele package. AMD doet dat met zijn Ryzen-cpu's, zoals ook hierboven is te zien. Intels processors worden opgesplitst in losse blokjes sinds de Meteor Lake-cpu's uit 2022. Nvidia's Blackwell-chip voor datacenters bestaat eigenlijk uit twee 'aan elkaar geplakte' gpu's. En noem zo maar op.

Chipmakers passen steeds meer trucjes toe om chips samen te voegen. Er zijn manieren gevonden om ze steeds dichter op elkaar te plaatsen, wat de snelheid ten goede komt. Chips kunnen tegenwoordig zelfs boven op elkaar worden geplakt. Ben je daar benieuwd naar? Tweakers schreef eerder een achtergrondverhaal over chiplets en de methoden om meerdere chips samen te verpakken.

Hoe dan ook: na het packagingproces is de chip klaar voor gebruik en eindigt deze in een apparaat. Het mag duidelijk zijn dat chipproductie een topsport is. De chip in je telefoon of computer heeft een maandenlange reis doorgemaakt. Tijdens die reis is hij beschoten met extreem krachtig licht, verhit tot enorm hoge temperaturen, blootgesteld aan zuurmiddelen en gebombardeerd met energie. En dat alles is de reden dat je het internet kunt bezoeken, video's op YouTube kunt kijken, games kunt spelen en dit artikel kon lezen.

Bannerafbeelding: SweetBunFactory / Getty Images

Lees meer

Reacties (120)

120
118
46
8
1
62
Wijzig sortering
Al meer dan 42 jaar bezig in de Semiconductor wereld, co founder Mos4-You en gewerkt op T&D bij Philips Nijmegen het latere NXP, tegenwoordig bij ASML, voor nog ca 3 jaar . Dan op weg naar m'n pensioen !

Goed opgezet verhaal in Jip en Janneke taal, maar wel met een paar tekortkomingen.

De silicium productie
Een vierkante ingot trekken kan niet, van het zuivere silica wordt met behulp van een ent kristal een ingot getrokken die van zichzelf rond wordt. Dat ent kristal roteert nl heel langzaam in dat bad van gesmolten silicium ! En als de ingot op lengte is , kan deze enkele honderden kilo's wegen en zit dan nog vol verontreinigingen. Door deze langdurig te verhitten mbv. een inductiespoel vloeien alle verontreinigingen vaan de buitenkant die er later weer vanaf wordt gezaagd en geslepen. Daarbij wordt afhankelijk van de kristal orientatie een flat geslepen. vroeger niet, daar zat dan een notch als wafer orientatie

Wat je tegenwoordig ziet is dat de gesneden en gepolijste (Leppen) wafers een Epitaxiale- laag krijgen. Het maakt nl uit of je actieve componenten of ic's maakt Bij Transistoren wordt het circuit in de wafer gebouwd, bij ic's wordt het op de wafer gebouwd, en dan dienst de wafer die geïsoleerd is vaak als drager.

Oxidatie lagen
Net zoals de eerste epitaxi laag is kan deze al gedoteerd zijn! de vele laagjes die in of op de wafer gebouwd worden zijn vaak uiterst dunne lagen zoals hechtnitride ( isolator) of Teos (Tetra-Ethyl silicaat)
Dan wel poly-kristallijn silicium, die in oven-stacks worden aangegroeid onder zeer nauwkeurige controles. Waarbij alle temperatuur en gas-flow, koeling en depositie tijd worden zeer nauwkeurig geregeld. mbv bijv een Tel alpha oven LPCVD, staat voor low pressure chemical vapor deposition en voor oxides wordt vrijwel altijd waterstof en zuurstof verbrand in een kwartsglazen toorts, omdat je daarmee uiterst schone waterdamp maakt, die geen residu achterlaat, wat fataal is voor de wafer.
Zaken zoals Zout en soda, calcium en allerlei andere ongewenste zaken werken verstorend.

En ja op een verticale ovenpijp van ca 1.5 mtr lang kan de temperatuur over de gehele lengte tot op ene 10e nauwkeurig worden uitgeschreven en worden gehouden ! In zo'n kwarts-boat gaan ca. 200 a 300 Wafers, met testwafers in bottom, mid en top, plus een aantal dummy wafers.
De testwafers dienen als referentie voor de laagdiktes die je met bijv een Tencor laagdikte apparaat kan meten. Wafers annealen doe je later pas, na bijv het ionen implanteren.

Fotolitografie
Ga er maar van uit dat elke klant die zijn/ haar eigen elektrische schakeling ontwerpt en simuleert, ook een aantal eigen maskers hebben. Vaak in hele halfgeleider biliotheken en in meerdere uitvoeringen.
Die maskers worden gewoon op een computer ontworpen. Een elektrisch schema erin, ff testen en masker uitspugen. En het hangt er vanaf over welke dimensionering je praat. Je kan in geval van transistoren een hard contact belichting uitvoeren door de opgedampte zijde van je glazen masker met daarop een verchroomde structuur van het circuit straks op de fotoresist te drukken en dan te belichten, of, je maakt gebruik van de geavanceerde apparatuur zoals die van ASMl. ( die geen lenzen heeft, maar alleen maar spiegelt !!)

Het extreme ultraviolette licht wordt nl weg gefilterd door lenzen, daarom gebruikt met concave spiegels ! En het kost bergen energie om dit soort onzichtbaar licht te maken, vandaar dat het process ook onder hoog vacuüm gebeurd

Ionen-implantatie
Voor het actief maken van de gewenste structuren, worden ionen implanters in gezet. Merken zoals Lintott, Balzers Scanibal 128D, Varian E200/E200 Applied RX80, 9500.
Genus 1510 ( deze latere Kestrel implanters die tot 3 Mev aan bundel energie kunnen dmv een tandetron-pricipe i.c.m. beamfilter magnet. Waarbij in de transistor wereld meestal Arseen, Bf3, Ph3 rode fosfor Antimoon en Magnesium wordt gebruikt.
De bundels worden vaak door een combinatie van mechanische en of elektrostatische scanners beschreven op de X & Y-as, onder een hoek van 7 graden. Dat heeft nl te maken met de rooster oriëntatie van de silicium moleculen. die kunnen vierkant kan zijn, maar ook driehoekig ! Het zgn. 110 en 111 georiënteerde wafers e.e.a. is van belang bij de bouw van de structuur en de latere elektrische geleidingen.

En omdat je de bovenkant van de oxide, of oppervlakte volschiet met een ionen bombardement, wordt de oppervlakte beschadigd die weer moet herstellen dmv een kortstondige en erg intensive verwarming. Van zeg maar 20 grd. naar ca 1050 grd. in minder dan een minuut, om daarna weer geforceerd af te koelen, zonder dat de boel knapt. daarmee groeit het kristalrooster weer aaneen en wordt de verontreiniging zeg maar in het rooster ingebed. Pas dan kunnen de elektronen hoppen, van het ene naar het andere molecuul. en de dotering bepaald op dat een positieve, dan wel negatieve wandeling wordt, afhankelijk van de mate, Want meer vervuiling betekend lagere soortelijke weerstand. De rest laat zich dus elektrisch uittekenen. Met de wet van Ohm en andere zaken. Het simuleren en testen van de schakeling is van belang, maar mocht er iets niet goed zijn dan kan er ook heel snel een wijziging worden doorgevoerd. De klant is en blijft vaak eigenaar van hun masker sets omdat daar een intellectueel recht op rust. Vaak zetten de masker ontwerpers een extra graphic als geintje in het circuit, als handtekening voor hun werk en of ontwerp.

Productie
Door deze stappen naar ontwerp een aantal maal te herhalen en anders te oriënteren stapel je als het ware een elektrisch circuit op elkaar. Stappen zoals metaal depositie d.m.v. sputteren van molybdeen pluggen en Al/Cu ( aluminium en koper) zorgen dan voor de verbinding, waarbij in veel stappen de maskers in vele vormen en lay-out keer op keer terugkomen.


Visuele en elektrische controles
Van een aantal (tussentijdse visuele controles) en eindcontroles worden er steekproef metingen gedaan m.b.v. fixed probes. de machine die ik toendertijd gebruikte was een Electroglass, waar de wafer op ene vacuüm chuck lag en onder de naalden doorliep, waarbij een computer een hele reeks van signalen en testen door het schema liet gaan. deze reeks van testen, ong 30 tot 60 stuks geven verspreid over de wafers een vrij accurate vertegenwoordiging weer van de yield ( opbrengst)

Bij akkoord van de klant , deze ontvangt meestal meer dan dat hij/zij vraagt, kunnen de schakelingen , diodes of transistoren , cq sensoren worden gemonteerd op een lead-frame, waarna de elektrische verbinding tot stand wordt gebracht en het omhulsel er omheen wordt geperst, of gelijmd.

Dus als je van natuurkunde , fysica en sleutelen houd, stap je in de semicon-wereld, Het is trouwens ook nog een goed verdienen ook !
Oh ja Enne ASML produceert geen chips ! Die bouwen fantastische litografie machines

[Reactie gewijzigd door Omnicron1 op 2 maart 2025 12:45]

Goede uitleg! Wat een details ook over ionenimplantatie. Dat is voor mij echt zwarte magie.

Ik wilde wel nog wat dingen opmerken over je stukje fotolitho, waarschijnlijk vooral voor de andere lezers.

Tegenwoordig wordt er zover ik weet geen gebruik gemaakt van contactlithografie. Als je een masker direct op je wafer drukt, blijft er altijd vervuiling van je wafer op je masker zitten, wat je dan weer overbrengt naar je volgende wafer. Je yields zullen hier erg laag zijn. Tegenwoordig wordt er alleen maar gebruik gemaakt van projectielithografie.

Gaan van een elektrisch schema naar een masker is wel iets lastiger dan even op een knop drukken en je krijgt je masker. Eerst moet je duidelijk hebben hoe je je elektrische schakeling (of standaardcel) daadwerkelijk gaat maken en hoe die eruit komt te zien. Als je dat weet, weet je ook hoe de verschillende lagen eruit zouden moeten zien, en wat het uiteindelijke patroon moet zijn wat je lithografiemachine gaat printen. Vervolgens moet je vanaf je patroon terugredeneren hoe je masker eruit moet zien. Dat is geen één-op-één kopie van je patroon, maar een veel complexer patroon dat wordt geoptimaliseerd met een proces dat source-mask-optimization of SMO heet. Daarnaast moet je ook nadenken over de foutmarge in je proces. Het zou zomaar kunnen zijn dat je een bepaald relief op je wafer hebt waar je scanner niet voor kan compenseren. Je moet dan een masker maken dat een grotere focusdiepte heeft, wat wellicht ten koste gaat van je contrast. Dit hele proces is erg complex en veel dingen kunnen ook niet met een computer gedaan worden, omdat iemand bijvoorbeeld moet bepalen hoe je contrast gaat afwegen tegen focusdiepte.

Daarnaast heb je natuurlijk gelijk met dat je spiegels nodig hebt voor EUV, maar deze hoeven niet persé allemaal concaaf te zijn. Als je dit patent van Zeiss bekijkt (https://patents.google.com/patent/US20040070743A1/en), zie je dat je ook convexe spiegels kan gebruiken om je lens (en daarmee bedoel ik de optische definitie van lens, dus een set van spiegels is hier ook een lens) te optimaliseren.
Ga er maar van uit dat elke klant die zijn/ haar eigen elektrische schakeling ontwerpt en simuleert, ook een aantal eigen maskers hebben.
Hoe zeker ben je daarvan? Elk kleiner bedrijf kan ik me echt niet voorstellen dat die eigen masker stappen bij TSMC erbij wil hebben. Ook elk bedrijf niet gigantisch bedrijf wat gewoon primair digitale chips maakt. zal toch gewoon de TSMC libraries gebruiken? En zelfs als ze eigen libraries gebruiken (of van een derde partij inkopen), dan gaan ze toch niet snel custom transistoren gebruiken?

Het zal vast gebeuren, maar het lijkt mij wel echt de uitzondering.
Er is meer dan alleen TSMC in de wereld. Voor kleinschalige productie is (meestal) niet de kleinst mogelijke feature size nodig, mede doordat een slot in die productie op zichzelf al belachelijk veel geld kost. Voor oudere processen met bijbehorende goedkopere maskers kun je terecht bij giganten als TSMC, maar ook bij kleinere bedrijven. In Nederland zijn er bijvoorbeeld een paar locaties waar je terecht kunt, waaronder hele kleine clubs die nog met stokoude apparatuur werken met bijbehorende lage prijzen.
Ondanks dat ik in de halfgeleider industrie werk, wist ik niet dat we buiten NXP Nijmegen fabs hadden. Maar het punt blijft compleet onafhankelijk van de feature size: Ik geloof echt niet dat elke klant eigen masker stappen gaat toevoegen aan een proces. En natuurlijk, het kan gebeuren dat je bij zo'n kleine / oudere fab speciale stappen wil om een heel specifiek device te maken. Ik weet dat het gebeurd. Maar elke klant? Of je nu bij TSMC, GloFo, UMC, Samsung, of één van de kleinere zit, ik verwacht dat veruit de meeste gewoon de standaard maskers gebruiken. Immers tenzij je of bij een groot bedrijf werkt, of als bedrijf specifiek tot doel hebt om speciale devices te ontwikkelen, zal je niet snel de mensen hebben die custom devices kunnen maken.

Plus dus dat je ze niet snel nodig hebt, omdat de standaard maskers uiteraard gewoon heel veel mogelijk maken al.
Ik zeg ook niet dat ze het allemaal doen, ik geef alleen aan dat er meer (goedkope) alternatieven zijn dan mask libraries gebruiken. Ik zat zelf in de sensor-ontwikkeling en heb dus weinig ervaring met het gebruik van libraries, maar weet wel redelijk goed wat er allemaal mogelijk is voor kleinschalige productie.

Overigens vind je die hele kleine fabs bijvoorbeeld in Delft (EKL) en Enschede (MESA+). Voor zo ver ik weet vindt daar geen grootschalige productie plaats, maar worden er wel kleinere batches en prototypes van commerciële producten gefabriceerd.
Soms heb je ook dat universiteiten of kleine bedrijven een run kunnen delen bij bijvoorbeeld TSMC. Waar je een klein deel van de wafer koopt en je je eigen designs kan laten maken. Dit om bijvoorbeeld een proof of principle aan te tonen. Dit word regelmatig gedaan door promovendi of master studenten, bijvoorbeeld via Europractice (vaak IMEC als tussenpersoon).
Klopt, dat zijn MPWs: Multi project wafers. Maar dan worden gegarandeerd geen custom masker stappen eraan toegevoegd ;) .
Als ik Europractice (brokerage vanuit EU voor academia tot en met small businesses) kan citeren.

"
General MPW runs:
High cost of a prototype run can be shared among different customers by combining their designs into one mask set". Link naar website.

Als 1 van de onderleveranciers (al is dat niet in CMOS, maar in MEMS) kan ik je garanderen dat de klanten hun design opsturen en laten maken.
Ja maar ik snap je punt nu niet die je wil maken. Natuurlijk sturen klanten hun designs op en laten het maken, dat is het hele doel van een MWP...

Wat ze niet doen is custom masker stappen toevoegen, en dat was het onderwerp. Uiteraard is elk masker custom (als in, elk masker is gemaakt voor die specifieke wafer die geproduceerd wordt), maar bij custom masker stappen krijg je dat je custom devices gaat maken, zoals bijvoorbeeld dat je een sensor wil maken, of een speciaal type device wat hogere spanningen aan kan. Dat er eg andere dotering wordt gebruikt op de wafer dan wat normaal gedaan wordt. En dat zullen veruit de meeste klanten niet gebruiken.
Ik reageerde op het feit dat er alleen 'standaard' maskers gebruikt worden. Nu zijn de onderdelen die ze maken misschien wel uit een bibliotheek en soms zullen alle stappen zelfs hetzelfde zijn. Het design zal echter wel anders zijn per klant en dus een uniek masker/design en niet een standaard design.
Ja eens, elke maskerset is uniek. Maar ik ging ervanuit dat @Omnicron1 bedoelde echt custom masker stappen met dus bijvoorbeeld andere doteringen dan de standaard. Anders is letterlijk elke maskerset uiteraard uniek: Je hebt niks aan de metaal lagen van een compleet andere chip dan die je zelf maakt.
Dan begreep ik je verkeerd. Nu duidelijk en ben ik het met je eens :)
Ik vraag me af hoe ze een chip ontwerp testen in de praktijk?


Ik neem aan dat je geen testbatch van 10 stuks kan bestellen bij TSMC.
Ooit moet je bestellen. Dus ja, je bestelt prototypes. TSMC en ongetwijfeld ook anderen hebben al vele jaren een prototype service waarbij meerdere chips van meerdere klanten op één wafer komen.

Eerste testen kunnen ze doen met miniscule probes rechtstreeks op een die. Daarna moet je inderdaad gaan cutten als dat nog niet is gebeurd, wire bonden en die protypes kan de klant dan gaan testen.

Disclaimer: ik ben geen ervarings-expert, maar info die ik heb van personen die nog in een fab hebben gewerkt.
Cutten ? Dan doen we niet
De wafer wordt eerst op een speciale folie geplakt waarna in de krasbaan tussen de dies in voor ca 2/3 de boel weg gelaserd of weg geslepen. Door dan de wafer in het midden omhoog te drukken breekt de wafer in die stukjes. en het eindeloos spoelen m.b.v. grote hoeveelheden demiwater voorkomt vervuilen. Het ontworpen is is inmiddels van een glaslaagje voorzien en alleen de via's en of contactplekken zijn onbeschermd. Na einde ic proctie wordt er vaak spinn on glass ofer de wafer gegoten en worden alleen de via's (contactgaten weet open geetst
Het dan opnieuw steekproef meten van een batch, en het aanbrengen op een heatsink en bonderen en dichtgieten, of lijmen maakt het ic, wat dan nogmaals ektrisch gemeten wordt, resulteert in een bruikbaar eindproduct voor printplaat montage

[Reactie gewijzigd door Omnicron1 op 2 maart 2025 12:37]

Normaal wordt zover ik weet een diamant zaag gebruikt om de wafer in stukjes te snijden. En tja of je dat dan cutten of zagen noemt is een beetje semantisch dingetje imo. Om de chips heb je de zogenaamde seal ring die moet voorkomen dat troep via de zijkant van buiten de chip in kan komen
Normaal wordt zover ik weet een diamant zaag gebruikt om de wafer in stukjes te snijden.
Dat staat gewoon in het artikel:
Eerst moeten de losse chips natuurlijk losgesneden worden uit de wafer. Dat gebeurt bijvoorbeeld met een diamanten zaag of een laser en vereist natuurlijk hoge precisie om schade te voorkomen.
Ah klopt ja. Maar ging dus voor mij op de reactie dat normaal een laser wordt gebruikt en niet gecut wordt, terwijl of je het cutten of zagen noemt, maar het gaat mechanisch.
Neen die wordt tegenvwoordig gewoon met een YAG laser deels doorgenomen, nooit helemaal
Ik heb zelf aan de ontwikkeling daarvan meegewerkt
TSMC en ongetwijfeld ook anderen hebben al vele jaren een prototype service waarbij meerdere chips van meerdere klanten op één wafer komen.
Ik vraag me af of dit kan of wordt gedaan. Reticle wisselen tijdens de belichting van 1 wafer lijkt me behoorlijk inefficient. De andere optie is meerdere chip designs op 1 reticle, maar het maken van die dingen is enorm duur. Voor een enkele batch gecombineerd met een ander design lijkt de me deze methode ook niet echt efficient.
Dit wordt wel degelijk gedaan waar meerdere designs in een reticle geplaatst worden. Ze noemen dit een MPW, of multiproject wafer. Dit kan of wel binnen een bedrijf (je hebt bedrijven die zodanig veel produceren dat ze zelf tientallen chips tegelijk testen), of meerder bedeijven samen, in welk geval dit gewoonlijk ofwel door de foundry zelf gedaan wordt, of door partners als imec (europractice).

Je betaalt dan vaak per mm2, en keijgt gewoonlijk 50 tot 100 samples, al kan je soms ook specifieke corner-lots aanvragen.
Interessant. Wist ik niet :).
Er zijn verschillende soorten van testen.
Het digitaal / analoog ontwerp van de chip wordt gesimuleerd. Zodra dat goed wordt bevonden, wordt de lay-out gemaakt - vertaald van het ontwerp naar een elektrisch circuit. Opnieuw worden hier testen op gedaan om te controleren dat de vertaling juist is gedaan (logic equivalence check, design rule check en vele anderen). Bovendien wordt hier vaak “design for test” logica toegevoegd waarmee alle paden in de chip kunnen worden getest.
Foundries als TSMC bieden prototype support aan, waarmee je een kleine oplage van jouw chip kunt laten produceren samen met andere klanten (multi project wafer). Je krijgt dan ca 50 tot 100 dies geleverd.
Elektrische tests worden in dit proces pas gedaan na assemblage van de die in het package. Dit omvat elektrische metingen (verbruikt de chip even veel als verwacht) en design-for-test metingen (werken alle transistoren en paden ertussen). Pas daarna worden functionele testen gedaan, bijvoorbeeld door de chip op een PCB te zetten met andere componenten en het gedrag van het geheel te bekijken.

Ben je zeker dat het ontwerp goed was, dan kun je naar een “full mask” productie overschakelen, waarbij de prijs per die veel lager kan liggen. Typisch wordt dan de design-for-test controle al gedaan voordat de wafer in stukken wordt gezaagd, om te voorkomen dat je slechte dies zou assembleren en veel testtijd kwijt zou raken.
Kijk ene collega die weet hoe het werkt.
Onthoud even dat de klant altijd wat meer krijgt en ze krijgen ook altijd werkende en gesteste exemplaren
AL dan niet voorzien van een behuizing of indien gewenst al silicum wafer al dan niet gesepareerd.
Lees de bovenstaande uitleg van Mini-me ff door
Dat is hardware die je daar linkt... maar wel van Cadence. Die leveren heel veel tools voor IC ontwerp.

Virtuoso is bvb een overkoepelend IDE programma. Daarin zitten tools zoals Spectre om analoge circuits te tekenen. Die heb je ook nodig om bijvoorbeeld een PDK te bouwen, want die zit vol met cells zoals flipflops en AND gates om chips mee te maken. Die levert een foundry vaak onder de naam 3nm (met nog wat varianten, zoals low power etc.) Je zou als eindklant ook een PDK licht kunnen aanpassen. Dit zie je microcontroller fabrikanten nog wel eens doen om een ultra-low power chip te kunnen bakken.

Anyhow, stel je hebt een digitaal circuit ontworpen, dan kan je die op de computer simuleren. Dit is echter op de schaal waar moderne chips mee werken enorm lastig. Een moderne processor kan al gauw miljoenen cells (10^6) bevatten per CPU core (immers tientallen miljarden transistors per chip voor zeg 8-16 cores). Elke logic cells is afhankelijk van een flipflop (die clock pulsen krijgt) of een andere cell (conditional paths). Dat laatste betekent dat elke cell meerdere keren moet worden berekend, omdat tussenliggende signalen wijzigen (zogenaamde delta cycles). Dit kost enorm veel tijd om allemaal door te rekenen.

En dan nog te bedenken dat zo'n CPU op zeg 2-5GHz draait (10^9). 10^6 x 10^9 is een heel groot getal..

Het voordeel van simulatie is wel dat je nog elk signaal tot in den treure kan bekijken. Ook als er delays bij komen van bijvoorbeeld layout/cell libraries. Ook tbv power optimization is er e.e.a om rekening mee te houden om zo min mogelijk zinloos schakelgedrag te hebben. Maar stel je simulator kan 100M delta cycles/seconde doorrekenen, dan kost 1miljard klokslagen (1GHz voor 1sec) nog steeds 115 dagen.

Een individuele ontwerper zal dus maar een klein deel van een chip simuleren. Maar wil je het geheel testen, dan is dat haast ondenkbaar. Daar komen dus IC verificatie tools zoals Palladium in: die kunnen nog steeds interne signalen monitoren (wat op een echte IC heel moeilijk/niet gaat), terwijl het ontwerp wel in een hardware emulatie draait met een redelijke klokfrequentie. Maar omdat dit fysiek grote kasten zijn (waarschijnlijk bomvol dure FPGAs), zal dat niet snel zijn. Van wat ik heb gehoord moet je dan denken aan kHz'en (1 miljoenste GHz). Op deze wijze kunnen tenminste tests worden gedaan of elke instructie/mode functioneel naar behoren werkt.

Van veel IC design engineers lees je dat zodra de eerste tapeout chips binnen komen, dat deze binnen enkele seconde power-up al veel meer klokslagen hebben gedraaid dan de meerdere jaren aan simulatie/emulatie bij elkaar.

[Reactie gewijzigd door Hans1990 op 2 maart 2025 14:26]

Gebruikelijker om puur met software de digitale circuits te simuleren, bijvoorbeeld met https://www.cadence.com/e...on/xcelium-simulator.html

Voor analoge circuits zijn ook simulatieprogramma’s te vinden.
Klopt maar doen vaak de ontwikkelaars. die testen digitaal
pas daarna gaat de zaak naar een andere afdeling die met bibliotheek voorbeelden een maskerset maakt, ook simuleerd en pas als alles goed is wordt er een maskerset gemaakt.
Op zo'n manier kan je achteraf bij fouten alles snel aanpassen of opnieuw opzetten
Hier 2 video's van een tour door een Intel fabriek, inclusief een stuk over hoe ze nieuwe chips en moederborden testen:
YouTube: I Ripped Up My Sponsor’s Check - Intel Fab Tour
YouTube: I’ve Never Had So Much FUN - Intel Development Center DEEP Dive

[Reactie gewijzigd door Nozmordre op 2 maart 2025 13:53]

Die bestel je niet bij tsmc, maar bij bv. qualcomm, die sturen dan een tiental stuks op om te testen. Als dan bijv. blijkt dat ze warmer worden dan verwacht kun je of een andere chip in je telefoon doen, zoals LG deed met de G4, of je past je design aan.
Qualcomm is zelf gewoon fabless, net zoals de meeste bedrijven die vandaag chips ontwerpen. Je kan ook niet zomaar een ontwerp bedoeld voor productie bij TSMC naar een ander bedrijf met fabs sturen en denken dat je zo heel je design kunt valideren. Daarom net dat bedrijven zoals TSMC de optie bieden om prototypes te laten maken. Dat kan gewoon.
Idd. Qualcomm besteed het meeste uit. Mocht men intrese hebben even kijke op :
Wikipedia: List of semiconductor fabrication plants
hier staan voorzover ik meen te weten de meeste fabs. ook de oudere
Het lijkt mij dat ze op bestelling wel 10 stuks leveren. Gewoon een prototype. Daarvoor een aparte batch draaien. Misschien wel een apart “productielijn” voor hebben.
Nee hoor is niet nodig. Processen zijn makkelijk aan te passne door andere flow te gebruike icm met andere maskersets. dan heb je gewoon een ander soort ic. In Nijmegen op Mos4 doen ze niets anders
Dat hangt volledig af van de node. Voor FinFET (<16nm en daar onder) moet je al gauw rekenen op een kleine 100k euro per mm2 voor prototyping services en als je het recept wilt aanpassen (en daarmee prestaties van transistoren of de yield) moet je dat bedrag steeds opnieuw betalen voor een vervolgbatch. Maar nog steeds is dat stukken goedkoper dan volumeproductie waar je miljoenen tot miljarden moet betalen (opnieuw afhankelijk van de process node).
100k/mm2 lijkt me wel heel veel, mischien voor 2nm ofzo, maar toen ik er nog naar keek kwam 16nm op een 25k/mm2.

Recept aanpassen kost dacht ik een serieus stuk meer, maar geen ervaring rechtstreeks mee, alleen al met klanten gewerkt die dat doen.
16nm is nog te doen, momenteel 30k€/mm2. Ga je onder de 10nm dan stijgen de prijzen rap. Die prijzen zijn strictly confidential dus vind je niet zomaar..
De fabrikanten kunnen wafer test en final test doen op hun chips met ATE apparaten van bijv Advantest en Teradyne.
Dit soort tests gaan niet in kleine batches, maar alles wordt getest (je kunt natuurlijk geen kapotte chips op de markt brengen).

Wat uiteraard wel gebeurt is dat fabrikanten de yield omhoog gooien door de slechtere chips in een lagere klasse te zetten (bijv een intel i5 en een i5 K versie. Zouden in principe hetzelfde moeten zijn, alleen heeft de K versie meer potentie door betere binning).
Niet helemaal waar. op alle batches worden steekproeven uitgevoerd als indicatie voor de opbrengst.
Als ene klant bijv 100.000 ic's besteld dan hebben ze afhankelijk van de yield meestal veel meer geleverd, Het kost immers door de schaalvergroting weinig om te produceren. en je doet iets aan klantenbinding.
1000 ic's meer of minder daar kijkt men niet van op.
Vergeet niet dat de smicon fabs meestal allene maar de die's ( de ic's en transistoren ed leveren. Geen complete zaken. die wordne meetsal door derden inelkaar gezet. Zoals Euroline in Nijmegen als die nog bestaan tussen alle fusies door
(onderstaande verhaal is hoe ik denk dat het werkt, mocht het niet kloppen voel je vrij dit aan te geven)

Het maken van een chip is ontzettend duur; daarom is het proces zo opgezet om fouten te voorkomen.
Hiervoor zijn er 2 onderdelen: het productie proces om de chip fysiek te maken en je logische ontwerp van de chip.

Het opzetten van een productie proces is kapitaal intensief: je hebt een fab(riek) nodig (een high-end fab kost makkelijk een paar miljard), en de kennis om het proces goed op te zetten en uit te voeren (daar heb je kennis en mensen voor nodig).
Bedrijven als Apple en AMD zijn 'fabless' en laten hun chips produceren bij 'foundries' (een service voor het maken van een chip), zoals bijvoorbeeld aangeboden door TSMC, Samsung en tegenwoordig ook Intel.
TSMC heeft op dit moment een voorsprong op high-end nodes, waardoor ze alle high-end chips produceren op hun high-end process-node. Die 'nodes' hebben marketingnamen zoals 3 nanometer, tegenwoordig is de nanometer (N) vervangen door Angstrom (A).
Een process-node is de combinatie van dit productie proces en de design-rules voor het maken van een chip op dit proces.

Een chip ontwerpen is complex, en het is makkelijk om rampzalige fouten te maken, waardoor veel bedrijven een werkend ontwerp hergebruiken. Zo'n ontwerp kun je zelf maken, en hergebruiken, of inkopen bij een ander (zoals ARM). Dit hergebruik vindt plaats op transistor niveau (AND/OR), een module (SPI-bus) of een gehele chip (ARM Cortex).
De chip zelf ontwerp je op een logische manier, je drukt uit wat de logica/functionaliteit is van deze chip. Dan zul je met tooling simulaties draaien om dit ontwerp ten treure te testen op correctheid. Volgens mij besteden ze ongeveer 60% van de tijd/budget aan deze testen, omdat een defecte fysieke chip produceren een nog duurdere grap zou zijn.
En omdat het productie proces niet perfect is bouw je redundantie in het ontwerp in, zodat bij kleine foutjes in je fysieke chip niet direct de hele chip defect is.

Om dit productie proces en het chip ontwerp proces aan elkaar te koppelen is er een 'process development kit' (PDK). Voor iedere 'node' is er een PDK die beschrijft hoe je logische ontwerp omgezet gaat worden naar een fysiek ontwerp en aan welke regels dit moet voldoen. Deze gebruik je dan ook tijdens het testen van je logische ontwerp.
De partij die de chip wilt laten maken kan hierdoor aantonen dat ze voldoen aan de standaard van een node. De 'foundry' zal garanderen dat als je voldoet aan hun 'design rules' hun 'node' jouw chip ontwerp kan omzetten naar een fysieke chip.

Om daadwerkelijk een logisch ontwerp om te zetten naar een fysieke chip zul je alle logische proces stappen moeten definiëren. In je process flow staan alle stappen die in een fab uitgevoerd moeten worden om de chip te maken.
Het logische ontwerp is opgedeeld geworden in 'layers', voor een additieve of subtractieve proces stap waarbij je materiaal toevoegt op de wafer om daarna materiaal toe te voegen aan of te verwijderen voor je fysieke chip. Om deze stap uit te voeren zul je een 'reticle mask' nodig hebben. Op deze reticle zet je dan het patroon/plaatje dat die stap nodig heeft. In je logische ontwerp is dit een laag die je exporteert als 'GDS', deze wordt dan op de reticle geschreven. Een reticle gebruiken ze tijdens de lithografie stap om je patroon/plaatje op de wafer te krijgen. Afhankelijk van het proces kan deze reticle doorzichtig zijn of een spiegel.
Een reticle produceren is een dure grap. En aangezien je er 1 nodig hebt per stap, en per lithografie machine die je gebruikt, is dit een flinke investering. Volgens mij kan 1 reticle 10k~500k kosten, afhankelijk van de kwaliteit. Er zijn ook nog extra kosten voor het ontwerp, omdat je logische ontwerp niet altijd 1-op-1 goed werkt voor een productie proces. Ook hiervoor zijn simulaties en testen die je kunt draaien om deze stap te optimaliseren.

Wat in praktijk dus zal gebeuren om een chip te testen:
* Je ontwerpt je logische ontwerp: dit ontwerp test je grondig met simulaties
* Je fysieke ontwerp: je kunt IC's combineren, van verschillende producten, om zo de kosten van reticles te delen/verlagen. En een test run te draaien van je ontwerp.

Om de kosten van het ontwerp te verlagen zul je ook zien dat:
* Bedrijven werkende ontwerpen hergebruiken, van zichzelf of van anderen.

[Reactie gewijzigd door tedades op 2 maart 2025 13:06]

Yess, goed omschreven !
Ik neem aan dat je ook in de semicon de boterham verdiend
Iin de design validatie fsse worden er maskers met verschillende designs op 1 wafer gemaakt zodat je wel een gewone kleine run kan maken en de kosten kan delen.
Die verschillende designs hebben meestal een verschillend formaat, dus iedere "afnemer" krijgt zijn eigen wafer waar alleen zijn chips uit gezaagd zijn, evt dwars door andere heen.
En zo kan je bv met 10 klanten 1 run met 100 wafers delen, die dan 10 wafers per klant op levert.
De maskers maken is/was volgens mij het duurste, dus dat met 10 delen is zo interesant.
(gebaseerd op 10jaar geleden),
"Het chipproductieproces begint bij de wafer, een ronde schijf waar de chip bovenop wordt gemaakt"

Het lijkt mij toch efficiënter dat er een vierkante wafer wordt gebruikt. Waarom kan dat niet?
Juist niet. Ronde wafers zijn efficienter omdat er minder materiaalverlies optreed op die manier, waardoor de yields hoger liggen
Round wafers minimize the surface area lost to shaping relative to other potential shapes like squares or rectangles.
This allows for more viable dies per wafer, higher yield percentages, and greater productivity for wafer fabrication facilities.
Daanaast komt het de kwaliteit ten goede van de wafer om ze rond te maken, minder stress op het materiaal etc:
Circular wafers avoid structural weak points such as fragile corners or varied side geometries.
The continuous curvature distributes mechanical, thermal, and vibrational stresses uniformly.
This resists cracking or cleaving even as wafer sizes scale up and processes impose more intensity on the substrate material.
Zie https://waferpro.com/why-are-silicon-wafers-round/

[Reactie gewijzigd door wildhagen op 2 maart 2025 08:52]

Bedankt maakt het nog duidelijker _/-\o_
Het is ook dat de UV machines van ASML gemaakt worden voor één grootte. Terwijl chips vele soorten grootte hebben.

Daarom een rechthoekige wafer van precies de afmeting van een veelvoud van een soort chip zal al niet meer werken voor een andere maat chip. Met rond ben je meer flexibel en heb je minder materiaal verlies in het algemeen

Dit los nog van de fabricage voordelen van de wafer (rond beter dan vierkant/rechthoekig).
Hoezo een grootte ? Je kan met een EUV ook transistoren maken hoor, alleen belicht je op ene hele wafer een enorm aantal in ene keer. bekijk het van schaalverkleining. Er kan steeds meer spul dichter op elkaar worden gezet, zodat je steeds complexere en of krachtigere ic's kan bouwen op dezelfde oppervlakte.
Aleen een verrekt dure aanschaf, maar goed dan hebbie ook wat !
Heeft heeft geen zin om bijv 100mm wafer te gaan belichten voor de productie van ca 600.000 Bas16 diode's, terwijl je met zon ASML machine makkelijk schakelingen van behoorlijke omvang kan maken.
Dan moet je ene pas5500 of een 3400 kopen.

Binnen de semi-conductor wereld is er wel degelijk een standaard voor de omvang. En veel van dit soort processen zijn allemaal op elkaar afgestemd.
Ik denk dat Kujinshi bedoelt dat de machines zijn bedoelt voor één type wafer, namelijk 300mm, de huidige standaard.
Je hoort altijd de naam ASML als leverancier van chipmachines. Ook in Almere staat een Nederlandse fabriek. ASM Europe. Hier worden de zgn furnaces ontworpen en gemaakt. Tegenwoordig is het vaak meer een kwestie van customizing van een basisontwerp naar een specifiek klantenproces. De productie van de basis machine vindt tegenwoordig voornamelijk plaats in Singapore.
Maar die maken alleen oven systemen, Die staan ook in Nijmegen !
En zijn dus geen litografie machines die asml maakt
Vind die website niet helemaal 100% duidelijk, is het echt puur vanwege de zwakte van het materiaal?

Ze noemen zelf ook "Square wafers would also necessitate extensive equipment redesigns and replacement across the entire supply chain.", dus dat lijkt een beetje op, naja het is makkelijker zo en de apparatuur zit al zo in elkaar. Zo zal het vast niet zijn, maar een iets duidelijkere uitleg zou wel fijn zijn.
Dank je wel voor de uitleg!
Hier een filmpje hoe een ingot gemaakt wordt. en daar worden de wafers uit gesneden
Dat gaat vierkant niet lukken, of je gooi een hoop weg

YouTube: Crystal Silicon Ingot Formation
Omdat een staaf maken eenvoudiger is dan een balk denk ik. Een staaf kan rollen een balk niet.
Dat heeft meer te maken met de manier waarop de sicilium staaf (Ingot|) wordt gemaakt, hij wordt namelijk draaiend uit een vloeibaar bad van silicium omhoog getrokken, beginnend bij een start-kristal, het moet immers een mono-kristalyne strucktuur zijn. Dat heb ik immers zo begrepen van IC technologie.
leuk artikel!
wat ik me nog steeds afvraag is hoe worden al die miljarden transistoren aangestuurd?
hoe maak je met "domme" schakelaars een rekenmachine?
een processor is meer dan alleen transistoren, er moet toch iets van een besturing met inputs, outputs en software zijn die dat dan allemaal weer laat werken?
misschien kan tweakers daar ook eens een artikel over schrijven?
Hier een korte uitleg :)

Met transistoren kun je ee 'AND'-gate maken:
Wikipedia: AND gate

Ook kun je de uitgang inverteren, dan heb je een 'NAND'-gate:
Wikipedia: NAND gate

Op de wikipedia's staan wat plaatjes van de transistoren, daarmee is dat vrij eenvoudig om te volgen.
Er zijn nog vele andere type gates: OR, NOR, XOR, enz.

Dit zijn allemaal bouwblokken voor andere componenten. De flipflop is wat dat betreft een belangrijke. Het is een 1-bit geheugencomponent. Daar zijn ook weer verschillende van.: Set/Reset, JK, D, en wellicht nog wat andere. Hier wat uitleg.
Wikipedia: Flip-flop (electronics)

Met meerdere D-FlipFlop's kun je weer een teller maken:
https://www.electricaltec...ripple-counter-types.html

Met deze bouwstenen kun je ook een 'Adder' maken: Een stukje hardware wat iets optelt:
Wikipedia: Adder (electronics)

Met deze bouwstenen kun je een ALU (Arithmetic logic unit) maken. Dit is het onderdeel van een cpu wat rekenkundige functies kan uitvoeren op basis van instructies. De instructies is uiteindelijk een getal wat op een bus wordt gezet. Op basis van de instructie weet de ALU wat ie moet doen: iets optellen, aftrekken, vergelijken, of wat dan ook. De instructie wordt aangeboden als getal op een databus.
Wikipedia: Arithmetic logic unit
https://computersciencewi...processing_unit_%28CPU%29

Dit is de basis van een cpu, allemaal gemaakt uit bouwstenen die weer zijn gemaakt uit 1 of meerdere transistoren. Rondom een CPU is nog veel meer nodig dan wat ik hier beschrijf. Dit is een leuke site om er meer van te leren (en zelf bouwen als je wil): https://eater.net/8bit/

[Reactie gewijzigd door M14 op 3 maart 2025 10:42]

Hey M14, bedankt voor deze uitleg en linkjes. zeer verhelderend! mooi youtube kanaal ook van Ben Eater, hij legt het mooi uit met lekker veel details. bedankt, hier kan ik me wel even mee vermaken :)
alle losse bouwstenen kende ik al wel en ik vind elektronica ook altijd wel leuk om mee te experimenteren, maar dat een processor helemaal opgebouwd is uit logische blokken wist ik nog niet. dat is dan een behoorlijk ingewikkelde schakeling. ik ga dat kanaal nog eens verder kijken, ik ben benieuwd naar het stuk waar deze logische blokken tot "leven" komen. hoe de software en hardware bij elkaar komen. interessante materie. bedankt voor de linkjes! :)
Het slimme van die domme schakelaars is dat ze dmv een elektrisch stroompje ander elektrisch stroompje schakelen. Dus de ene transistor kan de andere transistor aansturen. (zoals je wellicht weet: aanwezigheid van een elektrisch stroompje is een 1, afwezigheid is een 0). Het begint en eindigt allemaal met transistors en stroompjes, inclusief inputs en outputs.

Dmv combinaties van transistors kunnen logische bewerking worden gedaan (binair rekenen, binaire logica). De simpelste vorm is twee transistors in serie, zo'n blokje heeft 2 ingangen en één uitgang, en geeft alleen een 1 op de output als op beide inputs een 1 staat. De logische bewerking daar is dat de output alleen True is als input 1 *en* input 1 True zijn (binaire AND operatie).

Meestal heeft zo'n blokje heeft meerdere inputs en meerdere outputs, en afhankelijk van combinaties van enen en nullen op de inputs geeft die bepaalde combinaties van enen en nullen op de outputs. Een rekenmachine bestaat uit heel veel van die blokjes.

Software staat in de vorm van enen en nullen in het geheugen, wordt uitgelezen dmv transistors en doorgegeven aan transistors in de CPU die adhv combinaties van die enen en nullen andere combinaties van enen en nullen produceren. Die combinaties kunnen bvb cijfers, letters, beeldinformatie, of instructies mbt het intern functioneren vd rekenmachine zijn.
Wat zo'n combinatie inhoudt hangt er vanaf waar in de rekenmachine die zich voordoet, vergelijkbaar met hoe een versterker onderscheid maakt tussen een microfoon en een hoofdtelefoon doordat die op verschillende in- en uitgang zijn aangesloten.
Hey BadRespawn, bedankt voor je uitleg. ik heb er een grof idee bij nu. ik ga me eens verder verdiepen met dat youtube kanaal van Ben Eater wat M14 door stuurde. daarna zal het wel duidelijker zijn denk ik.
thx man ;)
De grootste chips, zoals de AI-chips van Nvidia, kunnen een oppervlak tot wel 858mm² per stuk beslaan
Dat is ook meteen het grootst mogelijk met de huidige machines. En wat ik een tijdje terug las wordt er voor een volgende generatie litho machines juist gedacht dit te halveren om de litografische verkleiningsstap mogelijk te maken.
hier een bedrijf dat maar 1 chip uit een 30cm wafer haald
https://www.servethehome....-ai-chip-is-largest-ever/

je bent niet gebonden aan de "Max field size" hoe groot je chip/die is

M1 ultra van Apple was ook 2 * "max field sizes" groot
https://www.reddit.com/r/...chips_together/?rdt=57052

[Reactie gewijzigd door amigob2 op 2 maart 2025 09:12]

Dat klopt wel, maar dit is niet simpel om te doen. Je moet dan goed nadenken over verbindingen tussen verschillende dies, want de normale fotolithografiemachines zijn niet ontworpen om verbindingen te maken tussen verschillende velden. Dat betekent niet dat het niet kan (zie hier: https://www.spiedigitalli.../10.1117/12.3034869.short), maar het is wel erg complex.
Wat een duidelijke uitleg, dank! Waar ik nog steeds niet bijkan is hoe een chip met miljarden transistors uiteindelijk een youtube video op het beeld tovert :)
De chip in jouw computer heeft een circuit dat hardwarematig het formaat van de video stream omzet naar data voor je monitor en je speakers.

Op de middelbare school wordt bij natuurkunde/informatiekunde uitgelegd en je krijgt er proefjes mee, hoe je een lampje kunt laten knipperen in verschillend tempo en hoe je dat lampje kunt laten knipperen op een beat.
Bij Tweakers meet-ups heb je regelmatig ook een workshop waarin je leert om zo'n circuit te solderen. Uiteraard is de workshop te kort om alle details hoe het precies werkt uit te leggen, maar het is natuurlijk wel erg leuk en een goede stap in de magische wereld van electronica. Zie o.a. de foto's (10 en verder) .plan: We genieten nog even na van het Huisfeestje. Check hier de foto's en v...

Dat werkt vergelijkbaar met chips en software; de software is eigenlijk een definitie van welke verbindingen (draadjes) er gelegd moeten worden.
En doordat er veel afspraken zijn gemaakt over bijvoorbeeld hoe computers met elkaar praten over internet (www, http, tls, dns, etc), hoe inhoud gestructureerd is (html, css, JavaScript, vp9, png, jpeg etc.), hoe dit naar device gaat (hdmi, usb, mini-jack, etc) en hoe het OS (Windows, iOS, Android, Linux, etc.) applicaties draait en interfaces biedt naar alle onderdelen, komt alles uiteindelijk samen.
Zelfs over de logica op de chips (ARM, x86 etc.) zijn afspraken.

Dankzij al die samenwerking en afstemming werkt alles nu zo simpel dat jij gewoon een filmpje kunt aanklikken en dat ie vrijwel direct gaat afspelen.

Er zijn nog veel meer belangrijke afspraken die ik hier niet genoemd heb in dit proces. En het geeft een heel gaaf gevoel als je zo'n standaard maakt en hij wordt geadopteerd en mensen het onbewust gebruiken, en alles foutloos, soepeler en efficiënter loopt.

[Reactie gewijzigd door djwice op 2 maart 2025 18:07]

Erg interessant artikel en duidelijk geschreven! De specifieke details heb ik vast (deels) eerder een keer gelezen op Tweakers (soms in reacties) of Hardware.info en daarna weer vergeten. De grootste nieuwkomer voor mij qua informatie is de duur van het proces! Dat het maanden duurt voordat de chips worden losgesneden uit een wafer had ik echt niet gedacht! En dan na te gaan hoeveel miljoenen chips er van een bepaald ontwerp worden geproduceerd. Oef! Dat zet de yields ook in een nieuw perspectief.

[Reactie gewijzigd door Bas-w op 2 maart 2025 08:54]

Dat het maanden duurt voordat de chips worden losgesneden uit een wafer had ik echt niet gedacht!
Precies hetzelfde! Snap je ook wat beter waarom goede CPUs zo duur zijn vaak. Ja research etc moet ook terug verdiend worden maar een productie van maanden kost ook geld natuurlijk.
Heel interessant artikel! Erg fijn en duidelijk uitgelegd.
Al denk ik bij 30cm altijd aan LP als referentie en niet aan pizza. :)

Maar een pizza heb ik korter geleden in de handen gehad. :9
Ik heb een LP al niet meer sinds de jaren 90 aangeraakt. Pizza natuurlijk recentelijk nog (zijn zo lekker, wel zelfgemaakt!).

Leuke is dat wat jongeren om me heen de LP weer herontdekt hebben en platen zijn gaan sparen.
Zeer boeiend achtergrondartikel, complimenten. Heel boeiend ook dat men tig jaar geleden in staat is geweest om de benodigde natuur- en scheikundige stappen te bedenken en in de praktijk te gaan brengen. Zonder die slimme geesten waren we nu niet zo ver ontwikkeld op technologisch vlak.
Mooi artikel, duidelijk geschreven. :)

Met betrekking tot packaging, Intel en AMD hebben in het verleden al vaker losse chips gecombineerd in één package.
Pentium Pro
Pentium D, de eerste dual-core van Intel; twee aan elkaar geplakte P4's ;)
Pentium II (+Xeon), III en de eerste AMD Athlons, losse L2 cache chips

Op dit item kan niet meer gereageerd worden.