In dit artikel kijken we naar de toekomstplannen van ASML in het bijzonder en de chipindustrie in het algemeen. ASML maakte eind september bekend hoe het tot 2030 de chipindustrie wil faciliteren om chips met transistors van 1nm te produceren. We kijken welke rol euv daarbij zal spelen en wat er gebeurt als de huidige spiksplinternieuwe euv-machines niet meer genoeg zijn.
Eind september maakte ASML zijn toekomstplannen aan zijn investeerders bekend. ASML, ooit begonnen als dochter van Philips, is een van de belangrijkste enablers van de chipindustrie. Het bedrijf uit Veldhoven levert de machines aan chipfabrikanten waarmee de meest geavanceerde chips van vandaag en morgen geproduceerd worden. Die zogeheten lithografiesystemen zijn nodig voor de cruciale stappen om een chipontwerp op een plak silicium te krijgen. De leading edge-processen maken tegenwoordig gebruik van machines die de chipwafers hiertoe met extreem ultraviolet licht, of euv, belichten.
Lithografie en de chipindustrie
Ben je even kwijt wat alle termen in dit verhaal betekenen, lees dan dit achtergrondverhaal over chipproductie.
Ook over euv-lithografie schreven we al eerder een uitgebreid achtergrondverhaal, waarin we uitleggen hoe lithografie werkt en hoe de lange weg naar euv-systemen gerealiseerd werd.
De halfgeleiderindustrie waarvan ASML onderdeel is, behaalde in 2020 een omzet van pakweg ruim vierhonderd miljard euro. Daarvan is ASML goed voor slechts een paar procent, maar desondanks is de chipindustrie sterk afhankelijk van de machines van ASML. Naar verwachting zal de vraag naar chips door diverse factoren in de komende jaren flink doorgroeien. De belangrijkste drijfveren daarvoor zijn onder meer automotive, kunstmatige intelligentie, iot-devices, edgecomputing en de cloud, en 5G-infrastructuur om alles aan elkaar te knopen, en datacentra om alle gegenereerde data te verwerken en op te slaan.
Groei in halfgeleiderproductie
Zoals bekend - we schreven er onlangs een Plus-achtergrond over - zijn er in alle sectoren van de industrie tekorten, waarvan de productiecapaciteit van chips in zogeheten fabs er maar een is. De hele supplychain, van bulktransport tot toeleveranciers van halffabrikaten en machines, staat onder druk. Het is geen geheim dat er tijdens de pandemie enorme tekorten van chips zijn ontstaan. Niet alleen de videokaarten en processors waren daardoor slecht leverbaar, maar bijvoorbeeld ook de chips voor de auto-industrie waren zo slecht leverbaar dat sommige fabrikanten de productie moesten stilleggen.
Die tekorten zijn niet binnen een paar maanden opgelost. Analisten verwachten dat er zeker tot 2022, en voor sommige sectoren tot 2023, tekorten zullen blijven. ASML is een van de fabrikanten die hierbij een rol spelen. Het bedrijf werkt met man en macht om aan de vraag te voldoen, maar zowel de machines die het bouwt, als de uitbreidingen van de fabs die daadwerkelijk chips produceren, hebben flink tijd nodig voordat ze productiegereed zijn. Op de volgende pagina's lopen we door de toekomstplannen die ASML heeft om aan de alsmaar groeiende vraag naar chips te voldoen.
Groei voor halfgeleiderindustrie
De jaarlijkse groei van de halfgeleiderindustrie als geheel wordt geschat op ongeveer 7 procent, maar niet elk segment groeit uiteraard even hard. Bovendien vragen de verschillende segmenten om verschillende chips. ASML rekent in zogeheten waferstarts, aangezien het belichten van chipwafers het segment is waarmee ASML zijn geld verdient. Daarbij maakt het bedrijf onderscheid tussen logic en mpu (ofwel geavanceerde nodes), dram en nand. Er is echter nog een vierde categorie, die groter is dan voorgaande categorieën. Dat zijn de zogeheten mature nodes, groter dan 28nm.
Voor die waferstarts zijn uiteraard systemen van ASML nodig en het bedrijf is van plan in de komende jaren zowel het aantal geleverde machines, als het aantal wafers dat het kan verwerken, flink te verhogen. Daarbij concentreert ASML zich niet alleen op de geavanceerde euv-machines, maar ook op de lithografiesystemen voor duv-lithografie.
Duv en euv
We gaven het al even aan; ASML rekent in waferstarts en dat doet het in duizenden of miljoenen waferstarts per maand. In 2020 bedroeg de totale wafercapaciteit van alle foundry's en fabrikanten ongeveer 20,8 miljoen waferstarts. De grootste producenten zijn Samsung, met bijna 3,1 miljoen waferstarts, gevolgd door TSMC met 2,7 miljoen waferstarts, en Micron, SK Hynix en Kioxia. Samen is de top vijf verantwoordelijk voor ruim de helft van de wafercapaciteit.
Uitgesplitst per segment verwacht ASML een flinke groei in het aantal waferstarts. Gemiddeld moet dat tot 2025 een jaarlijkse groei van ruim 5 procent worden, met advanced logic als grootste groeimarkt van bijna 10 procent jaar op jaar. De kleinste groei komt van de mature nodes, maar dat is wel het grootste segment in absolute aantallen. Reden voor ASML om de duv-machines dus nog de nodige aandacht te geven.
'Mature' nodes hebben een groot aandeel in wafercapaciteit
ASML leverde in 2020 nog ongeveer 250 lithografiesystemen voor droge en immersielithografie, maar dat moet tot 2025 met 50 procent groeien tot ongeveer 375 systemen. Daarbij moet de wafercapaciteit dankzij optimalisaties van de machines zelfs verdubbelen. Ook van de veel duurdere euv-machines moeten er veel meer geleverd gaan worden. In 2020 waren dat 35 stuks; dat moet worden verdubbeld tot jaarlijks 70 stuks in 2025. De wafercapaciteit moet ook hier harder groeien dan het aantal machines. Het aantal euv-systemen verdubbelt, maar de capaciteit moet verdrievoudigen.
Groei in duv- en euv-systemen
Om aan die planningen te voldoen, moet de productiecapaciteit van lithografiemachines efficiënter worden. Machines voor duv, zoals de 193i-scanners NXT:2050i en NXT:2000i, en scanners voor droge lithografie als de NXT:1470 moeten 10 procent sneller geproduceerd gaan worden en de productielijnen moeten worden uitgebreid. Euv-scanners als de NXE:3600D moeten zelfs 35 procent sneller gemaakt worden. Een uitgebreide verbouwing van de ASML-campus in Veldhoven moet dat faciliteren.
Moore's Law nog steeds levend
ASML benadrukt net als vrijwel elke chipfabrikant dat de Wet van Moore nog altijd niet dood is. Traditionele transistorscaling is misschien niet langer de enige drijvende kracht achter scaling, het speelt nog altijd een belangrijke rol. Naast transistorscaling moet ook het systeem als geheel leiden tot zuinigere en krachtigere chips. Denk hierbij aan technieken als AMD's chiplets, Intels Foveros en andere voorbeelden van heterogene integratie en 2,5d- of 3d-structuren.
Toch is scaling in de zin van kleinere nodes en dito transistors nog steeds van groot belang, hoewel het lang niet altijd dezelfde transistors zijn die kleiner gemaakt worden. Ook andere klassen transistors worden ontwikkeld, zoals de finfet die Intel tien jaar geleden introduceerde met Ivy Bridge. Om nog kleinere transistors te maken, werkt imec samen met onder meer TSMC en fabrikanten als Intel aan andere typen transistors. Zo zijn gate all around-transistors, ofwel GAA-transistors, of nanosheets in ontwikkeling en voor nog verder in de toekomst komen wellicht atomic channels in focus.
Nieuwe typen transistors in onwikkeling. imec
TSMC's Mark Liu opperde een nieuwe metric om aan te tonen dat de Wet van Moore nog leeft, in ieder geval op systeemniveau. Door het aantal operaties per seconde te delen door de benodigde energie voor die berekeningen, kan een Energy-Efficient Performance-getal, of EEP, berekend worden. Bedrijven en vooral investeerders in de halfgeleiderindustrie kunnen daar blij mee zijn, want als je EEP gebruikt om de prestaties van chips in een grafiek weer te geven, zie je een mooie stijgende lijn. Die stijgt harder dan de transistordichtheid (groen), lithografiedichtheid (zwart) en uiteraard kloksnelheid (wit). Los van mooie grafieken toont EEP aan dat transistors, of liever complete systemen, vier keer zo zuinig worden met een verdubbeling van de transistordichtheid. En uiteraard is dat goed nieuws, want de enorme vraag naar halfgeleiderproducten moet gepaard gaan met een drastische afname van het energiegebruik.
EEP, of Energy-Efficient Performance
Een voorbeeld hoe design technology co-optimalisation, of dtco, EEP-verbeteringen kan opleveren, is AMD's V-cache. Door een die met L3-cache boven op de cores te plaatsen, moet een Zen 3-chip 4 tot 25 procent prestatiewinst krijgen en volgens AMD's cijfers een ruim drievoudige verbetering in EEP opleveren. Uiteraard is dat geen drievoudige tdp-reductie; we zien niet opeens Zen 3-chips met een tdp van 40W. De winst zal vooral zitten in minder geheugentoegang.
De Wet van Moore leeft nog.
Traditionelere scaling blijft uiteraard ook een belangrijke focus in de komende jaren. Zo moeten niet alleen transistors kleiner worden, maar ook de metal pitch, en contactpunten moeten dichter op elkaar. Daarvoor zijn niet alleen lithografiemachines nodig, maar ook controlesystemen. Een belangrijke functie van die systemen is controleren of opeenvolgende lagen netjes boven elkaar liggen. Het heeft immers weinig zin om een chip te maken als de laagjes niet netjes op elkaar aansluiten. Hoe kleiner de node, hoe kleiner de foutmarge mag zijn.
Om de kritieke dimensies van chips te controleren, een proces dat metrologie wordt genoemd, worden optische of scanning elektronenmicrosopen gebruikt. Ook aan die techniek werkt ASML, door zijn e-beam-inspectietool verder te ontwikkelen van een enkele e-beam naar verscheidene elektronenstralen. Zo kan de precisie van e-beam-inspectie gecombineerd worden met hogere throughput en kunnen defecten effectiever worden opgespoord.
Voorbij euv
We schreven zojuist al dat lithografische systemen nu en in de toekomst cruciaal blijven voor de chipproductie. Ongeacht of er GAA-transistors, forksheets of andere technieken gebruikt worden, moeten de kleinste structuren op een wafer overgebracht worden. De overstap van duv naar euv heeft erg lang op zich laten wachten, maar inmiddels wordt euv in steeds meer kritieke lagen ingezet. Zo gebruikt TSMC euv-lithografie voor de 5nm-node voor ongeveer tien lagen. Met duv, of 193i-lithografie, zouden vier maskers en vier belichtingen nodig zijn voor zo'n enkele laag, terwijl met euv-lithografie slechts één masker en één belichting volstaan.
Overzicht euv-aandeel in logic, dram en nand
Voor dram worden de meeste lagen nog met duv gemaakt. Sinds 14nm-dram, een node die als 1Z bekendstaat, wordt euv kleinschalig ingezet door Samsung. Micron en SK Hynix gebruiken euv pas bij de volgende node, 1A, of 13nm. Dat aandeel wordt bij opeenvolgende nodes steeds groter, maar het gros blijft met al dan niet droge duv en nog oudere lithografietechnieken belicht worden. Om een idee te krijgen: voor de huidige 1A-node gebruiken de genoemde drie fabrikanten ongeveer zestig maskers, waarvan minder dan vijf voor euv. Voor 3d-nand is zelfs helemaal geen euv gepland tot 2030. Daar zit de innovatie vooral in steeds meer lagen op elkaar stapelen. Momenteel produceert bijvoorbeeld Micron nand met 176 laagjes en dat moet richting 2030 tot pakweg 500 lagen groeien.
Het aantal maskers voor logicwafers
Het chiptype waarvoor de meeste geavanceerde lithografiemachines worden ingezet, is logic. Afhankelijk van de fabrikant wordt voor lagen van transistors kleiner dan de 10nm-node deels euv ingezet. Dat aandeel groeit bij 5nm-nodes; bij 3nm-nodes, 2nm-nodes en kleiner wordt dat aandeel steeds groter. Een aanzienlijk deel wordt echter nog gemaakt met duv, hetzij ArF(i), hetzij ArF en voor een deel nog KrF. Dat zijn de niet-kritieke lagen die met natte of droge duv-lithografie worden gemaakt. Er is een roadmap tot pakweg 2030, die geprojecteerd wordt op 1nm. Bij die featuresize en de stap ervoor van 1,5nm is ook euv zoals we dat nu kennen, niet meer toereikend.
Half pitches van 16nm (met 0,33NA-euv) en 8nm (met 0,55NA-euv. Beeld: imec
Om de kleinste featuresizes voor de 1nm-nodetransistors te maken, moet euv een kleinere focus krijgen. Door de optische elementen aan te passen kan de apertuur, in lithografie uitgedrukt als het NA-getal, vergroot worden. De huidige euv-machines hebben een NA van 0,33, maar de volgende generatie euv-systemen moet een NA van 0,55 krijgen. Volgens ASML maakt dat een reductie van de featuresize van 1,7x en een toename in transistordichtheid van 2,9x mogelijk. Dat zou een resolutie van 8nm, ofwel lijntjes die 16nm uit elkaar liggen, mogelijk maken. Om de extra kosten te compenseren zouden chipfabrikanten met high-NA-euv met een enkele belichting en een enkel masker twee 'gewone' euv-belichtingen en maskers kunnen vervangen.
Afsluitend
De presentaties van ASML en eerdere presentaties van andere chipfabrikanten, waaronder TSMC, en onderzoeksinstituut imec laten zien dat de halfgeleiderindustrie nog altijd hard werkt om van de Wet van Moore een selffulfilling prophecy te maken. Het bekende transistorscaling is, zoals bekend, al lang niet meer toereikend, maar dankzij steeds meer intregratie van processen en ontwerpfilosofie kunnen chips of systemen als geheel steeds sneller en zuiniger worden.
Die design technology co-optimalisation, of dtco, zal in de komende jaren alleen maar belangrijker worden. Dat behelst heterogene chips tot slimme verpakkingen en het stapelen van wafers of chips, naast natuurlijk architectuur. Om dat alles te realiseren, zullen state-of-the-artfabs cruciaal zijn en de machines die daar werken, zijn de spil van de productie. Met de roadmap die ASML heeft laten zien, moeten de oudere lithografiemachines verbeterd worden om als workhorse dienst te blijven doen, terwijl tegelijkertijd de meest geavanceerde euv-apparatuur verder moet worden verbeterd. Daarmee wordt niet alleen het aantal wafers dat kan worden geproduceerd opgeschroefd, zo worden ook kleinere transistors mogelijk.
ASML's NXE:3400 euv-lithografiesysteem
Voor logic, kortweg microprocessors en andere rekenunits als gpu's, gaat euv een steeds grotere rol spelen, met high-NA-euv vanaf de tweede helft van dit decennium om onder de 2nm te duiken. Voor dram blijft de inzet van euv in ieder geval tot 2025 beperkt tot enkele lagen en voor nand is nog geen rol weggelegd voor euv. Voor beide chipsegmenten zijn er echter behoorlijk uitgekristalliseerde plannen om tot 2030, of in ieder geval 2025, steeds kleinere, geavanceerde en zuinigere chips te maken.
Interressant artikel, maar ik zie wel erg veel termen voorbij komen die niet verder toegelicht worden. Dat maakt het uiteindelijk een nogal hand-waving verhaal.
Je zou in ieder geval kunnen toelichten wat de betekenis/invloed van NA is, van droge/natte lithografie, een beetje toelichting over de benaming van nodes; dat een 7nm node helemaal geen 7nm pitch heeft bijvoorbeeld, etc.
nm = nanometer. De schaal waarin chipstructuren worden gemeten.
ASML = Officieel geen afkorting, maar het lijkt afgeleid van Advanced Semiconductor Materials Lithography
EUV = Extreem UltraViolet. Bij lithografie wordt licht/straling gebruik. Bij de EUV machines heeft dit een golflengte van 13nm, dichtbij het röntgenspectrum (11nm) en dit is extreem ultraviolet licht.
iot = internet of thing
fabs = fabrieken
mpu = microprocessor unit (is als afkorting opgenomen in het artikel)
dram = dynamic random access memory
nand = Not AND (NAND-poort)
Node = geen afkorting, hiermee wordt het productieproces in nm aangeduid. 14nm is een node, 5nm is een andere node.
TSMC = Taiwan Semiconductor Manufacturing Company, ik denk 's werelds grootste producent van (geavanceerde) chips.
DUV = Deep UV. Langere golflengte dan EUV. Hieronder vallen verschillende golflengtes, (N)XT (en misschien de oude PAS (Philips Automated Stepper) vallen "onder" DUV.
De oudste (courante) systemen van ASML zijn de PAS systemen, zogenaamde steppers (verplaatsing, statische belichting). Daarna kwam XT, zogenaamde scanners: de belichting gebeurde tijdens een scan, een beweging, dus dynamisch. De volgende machines waren NXT's, typerend voor immersie (NXT1470 is een uitzondering), waar tussen lens en wafer tijdens exposure een laag water zit waardoor het licht breekt en hiermee kleinere structuren gemaakt kunnen worden.
Als laatste is er EUV. Deze machine is typerend voor het licht. Extreem ultraviolet wordt in een (diep) vacuum gegenereerd: gassen, zoals zuurstof, absorberen het (te veel). In deze machine is de "lens" een set spiegels: lenzen zouden de straling ook (te veel) absorberen. Spiegels hebben dit probleem minder.
193i = 193nm voor de golflengte van het licht, "i" voor immersie.
tdp = thermal design power
ArF = Argon Fluor, de gassen waarmee de lichtbron, de laser, wordt gerealiseerd.
KrF = Krypton Fluor
NA = Numerical Aperture (is als afkorting opgenomen in het artikel)
imec = Interuniversitair Micro-Electronica Centrum (VZW). Een onderzoekscentrum waar onder andere ASML mee samenwerkt.
Lithografiesysteem in een notendop: een chip bestaat uit een reeks lagen. De lagen worden gerealiseerd met een lithografische machine. Lithografie is in de grafische industrie bekend als druktechniek en dit principe (een ontwerp ergens op kopiëren) wordt ook toegepast in een lithografiemachine. De basis waar een chip op wordt gerealiseerd is een plak silicium, een wafer. Het ontwerp wordt daarop "afgedrukt", waarbij het origineel een masker (of reticle) is. Licht gaat via het masker door de lens (of via spiegels) op de wafer, waar het reageert met een chemische vloeistof, resist. Waar het licht het resist raakt, kan na het belichten dit behandeld worden zodat daar "kanalen" ontstaan (of in het onbelichte deel). Die kanalen kunnen weer opgevuld worden met een geleidend materiaal, waarmee uiteindelijk transistoren gerealiseerd kunnen worden.
Hoe gaat dat in de praktijk? Wafer gaat de machine in, metingen worden verricht (omdat het plaatje op enkele nanometers nauwkeurig geplaatst dient te worden), wafer komt onder de lens/spiegels. Licht gaat via het masker en lens/spiegels op de wafer. De wafer verlaat de machine, wordt nabehandeld, zodat de volgende laag op de wafer belicht kan worden. Laag na laag wordt op die manier gerealiseerd en dat maakt uiteindelijk de (basis van de) chip.
Edit: foutjes hersteld.
[Reactie gewijzigd door Nas T op 22 juli 2024 17:42]
ASML is al lang geen afkorting meer voor Advanced Semiconductor Manufacturing Lithography
Dat hebben we heel lang geleden al gedag gezet
ASML = ASML niks meer niks minder
fijn dat ik niet de enige ben die zich hier aan stoorde, zeker voor een plus artikel zou ik dit verwachten. Er zijn behoorlijk wat afkortingen die eenmalig voorbij komen en wel uitgeschreven worden, maar dingen die regelmatig terug komen worden niet toegelicht.
blij dat er een beetje ingegaan word op de primaire driver van techniek voor de komende jaren.
jammer dat er in het artikel geen tegengeluid te horen is tov de asml copy-pasta materialen die
overigens nog steeds erg interesant zijn.
het plaatje met de T verhoudingen, en niet de 'nm' marketing term, is denk ik het belangrijkste.
na 3T word de quantum ruis zo hard dat er extreme maatregelen moeten worden genomen tbv
isolatie. daar hebben ASML en andere spelers op kamertemperatuur nog geen goed antwoord op.
de regio Eindhoven moet nog maar ff genieten van de piek de komende jaren lijkt me zo.
tenzij er enorm geinvesteerd word om over/door/met die technische uitdaging heen te komen
IMHO is 3T een hele dikke muur, en helaas staat hier niets in over het artikel maar zal dit zich wel de komende jaren aandienen.
De aanpassing van Moore's Law om de massa marketing technisch voor te bereiden is een voorbode.....
[Reactie gewijzigd door ataryan op 22 juli 2024 17:42]
De roadmaps van Intel, Samsung en TSMC lopen nog door tot ~2030. De komende jaren blijft scaling nog wel een drijvende kracht, alleen zullen de fysieke transistor dimensies niet hard meer afnemen. Eerder worden er trucjes toegepast om ze nog wat dichter bij elkaar te plaatsen. Gebrekige isolatie is hier één van de redenen voor (er wordt tegelijk gewerkt aan betere high-k dielectrics, o.a. door ASM; nee de L ben ik niet vergeten, dit bedrijf zit in Almere), andere oorzaken zijn dat procescontrole gelimiteerd is. Als een kanaal van een transistor bijvoorbeeld een telbaar aantal Si atomen heeft, dan is de minimale fout die je kan hebben +/- 1 atom. Stel je hebt een kanaal van 10 atomen dan is dat 10% variatie, daar worden circuit ontwerpers niet blij van. Hetzelfde geldt voor het aantal doteringsatomen in het kanaal, deze zijn telbaar en kleine fluctuaties veranderen de karakteristieken van de transistoren.
De trend zal dan ook zijn om op een gegeven moment de transistor niet verder te verkleinen, maar de hoogte in te gaan. Dit zie je al heel mooi in NAND flash waar men richting de 200 lagen kruipt. Voor dit alles heb je nog steeds lithografie nodig.
Al decennia lang wordt voorspeld dat Moore's law er mee op zal houden en toch blijft de industrie hem (zij wat trager) doorzetten. Dat hele EEP verhaal voelt wel een beetje als marketing om de 2 jaar trend in leven te houden. De originele 'law' was 18 maanden en werd toen 24 maanden, waarom kunnen we niet onder ogen zien dat het nu wellicht 30 of 36 maanden is?
Wat daarna komt is koffiedik kijken. Spintronics, optische circuits (gebrek aan optisch equivalent van een transistor) en moleculaire electronics hebben nog een lange weg te gaan. Quantum computing? Wellicht, al lijkt mij een cryostat in huis niet echt prettig. Als een nieuwe technologie 10 jaar er voor nodig heeft om marktrijp te worden is CMOS al weer 3-5x beter geworden. Het voordeel van de nieuwe technologie moet dus echt significant zijn om kans te maken. Voor deze technologieën is lithografie trouwens nog steeds essentieel.
De Wet van Moore beschrijft een exponentiële groei en zette die groei op een verdubbeling van 18 maanden. Natuurlijk kunnen we met die 18 maanden schuiven, als het 36 maanden is, dan kun je nog steeds exponentiële groei hebben. Maar op het moment dat je de verdubbelingsperiode voortdurend moet verleggen, dan blijft er maar één conclusie over: Er is geen sprake meer van exponentiële groei.
Dat er geen sprake meer is van exponentiële groei betekent nog niet dat de chip ook is uitontwikkeld. Een transistor kan niet meer kleiner, maar lithografie kan nog beter en je kunt dan ook nog betere transistoren blijven maken. Dat is de ontwikkeling die we het komende decennium zullen zien.
De exponentiële groei van de afgelopen decennia was echter wel degelijk gebaseerd op het krimpen van transistoren. Dat is een reden te meer om te stellen dat we in het tijdperk na de Wet van Moore zijn aanbeland.
Moore beschreef dat elke 24 maanden (niet 18, dat was een collega van hem in 1975) het aantal transistoren op een chip met hoge dichtheid verdubbeld. Hierin wordt niet bepaald wat voor chip dat is (CPU, memory, ASIC) en hoe dat gebeurd, of dat de chip grootte constant is. Momenteel neemt het aantal transistoren per vierkante mm nog steeds toe (https://en.wikichip.org/wiki/5_nm_lithography_process) en de verwachting is dat dit nog tot ~2030 door blijft gaan (maar ik vraag me af of dit met 24 maanden intervallen zal blijven gebeuren of dat het tempo iets verlaagd). Het kanaal van de transistor wordt niet veel kleiner, maar bijvoorbeeld de source/drain contacten worden kleiner gemaakt, de afstand tussen de cellen krimpt nog steeds en diverse andere slimme trucjes om alles zoveel mogelijk op elkaar te persen. Hierbij is betere lithografie inderdaad essentieel.
T is het minimale aantal tracks van de library voor SRAM-cellen (cache). Een library is een verzameling van kant en klare ontwerpen waar de klant uit kan kiezen.
Als je je hokjes papier voorstelt, het aantal hokjes dat je in 1 richting nodig hebt voor een geheugen-cel.
De dichtheid van de transistors is grofweg gelijk aan 1 / ( MPP * CPP * Tracks), waarbij contact Poly pitch en metal Poly pitch aangeven hoe breed ieder hokje is in X / Y richting.
Dus als je hokjes papier net zo groot is maar het aantal hokjes per geheugencel kleiner, heb je een hogere dichtheid.
Voor CPU's voor desktops, laptops en servers wordt dat minimale getal in principe niet gekozen. Hoe meer tracks je gebruikt, hoe groter de prestaties maar ook stroomverbruik.
Dus Intel had wel een 6T library (ik dacht voor 14nm), maar voor de prestatie werd er dan vooral 9T gebruikt in de praktijk. Mede daardoor worden geadverteerde dichtheden in de praktijk vaak niet gehaald.
De getoonde T getallen in de slide zijn dus wat je mag verwachten in smartphones.
Het bekende transistorscaling is, zoals bekend, al lang niet meer toereikend, maar dankzij steeds meer intregratie van processen en ontwerpfilosofie kunnen chips of systemen als geheel steeds sneller en zuiniger worden.
Ik ben het niet eens met deze definitie van de Wet van Moore. Moore heeft zijn wet aanvankelijk gedefinieerd als dat de hoeveelheid transistoren per chip iedere 18 maanden verdubbeld. Hij heeft er niet bij gezegd over wat voor chips we het dan hebben. Je kunt altijd op een wafel een dubbel zo grote chip maken. Die chip wordt dan wel erg duur, maar hij heeft wel veel transistoren. Dit soort toenames zijn niet wat Moore met zijn wet bedoelde.
Het is duidelijk dat hij in termen van een microprocessor voor een koerante prijs dacht. Die prijs is best wel belangrijk, de gewone man koopt geen dubbel zo dure computer (schaarste even buiten beschouwing). Als chips dus twee keer zo duur worden, dan koopt de gewone man die dubbel zo dure chips niet in zijn computer, is geen sprake van vooruitgang, en dus geen sprake van een Wet van Moore.
Het is om de Wet van Moore in stand te houden dus niet toereikend om chips sneller en zuiniger te maken. Je moet de hogere snelheid en zuinigheid voor dezelfde prijs kunnen bieden en op dit punt faalt de huidige chipindustrie. Behalve de huidige schaarste heeft dat alles te maken met de stijgende kosten van een chipfabriek, wat op zijn beurt de wafelprijzen de pan uit doet rijzen.
Dit is dan ook de reden dat de oude procedé's zo populair blijven: Lagere prijzen van een wafeltje. De beste manier voor een goedkoop apparaat is tegenwoordig niet zo veel transistoren gebruiken, zodat je op een oud procedé veel chips uit een wafeltje kunt snijden. Dit is eigenlijk het beste bewijs dat de Wet van Moore geschiedenis is.
Als de huidige trend zo door gaat en chipfabrieken alleen nog maar duurder worden, dan komen er weliswaar superkrachtige chips op de markt, maar die zul je steeds minder in computers, telefoons en andere apparaten die betaalbaar voor de gewone man zijn gaan zien.
De oude wet zat al een tijdje tegen zijn houdbaarheid aan en ik denk dat dit gewoon meer een herdefinitie is omdat groei nu niet meer zo gemakkelijk in het aantal transistoren is uit te drukken. En dat is wat ze proberen uit te leggen, dat we het nu eerder in andere eigenschappen moeten zien. Als het niet uit de lengte komt, moet het uit de breedte komen. De ontwikkeling gaat gewoon door, maar is dan vooral op gebied van efficiëncy, energieverbruik, etc. En kostprijs, dat wordt natuurlijk ook minder naar mate er meer productiecapaciteit is (meer machines) en de snelheid van de productie omhoog kan (meer wafers per uur kunnen processen). In de semiconductor industrie is er altijd maar een streven en dat is de kostprijs per die zo laag mogelijk houden en dat dag in dag uit door processen te optimaliseren, machines te upgraden, etc.
Ik vind dat eigenlijk de perfecte onderbouwing van mijn argument. Als je in het tabelletje in je link kijkt dan zie je de prijs t/m N7 fors dalen. Bij N5 is er een kleine stijging, inderdaad van $233 naar $238: Het hogere aantal chips per wafeltje wordt volledig gecorrigeerd door de hogere prijs van dat wafeltje. Dat betekent inderdaad dat je de betreffende GPU net zo goed op N5 als N7 kunt fabriceren.
Wat je je evenwel niet realiseert, is dat het voor de Wet van Moore niet genoeg is dat de prijs per chip ongeveer gelijk blijft. Namelijk, dat is stilstand! Het maakt het totaal onmogelijk om een zwaardere GPU met nog veel meer transistoren te produceren, want die zou dan enkele malen de kostprijs van $238 krijgen en daarmee economisch onbetaalbaar worden.
Staat uitgelegd in het artikel: Men vergelijkt de prijzen van een bijna afgeschreven 3 jaar oud 7nm proces met een nieuw 5nm proces.
5nm wordt goedkoper, 7nm bijna niet meer. Dus daarom valt het wel mee: Nu nog is 5nm net iets duurder dan N7, binnenkort goedkoper maar dat gaat inderdaad niet heel hard meer.
Ten tweede drijft TSMC de prijzen op omdat ze op N5 een monopolie hebben (Samsungs 5nm is bijna gelijk aan TSMC N7 EUV dus niet concurrerend). Dus N5 is nu vrijwel zeker goedkoper om te maken per transistor dan N7.
Zitten we al met de golflengte van de gebruikte licnt/uv/deep uv al niet bijna bij de atoomgrens van silicium?
Ik heb even gezocht maar niet gevonden (waarschijnlijk verkeerde zoektermen)
DUV=193nm
EUV=13.5nm
Silicium atomic radius 111pm (Wikipedia)
Critical dimension (theoretisch kleinste spoor breedte voor de machine) = k1 * (golflengte / NA) waarbij NA de "grootte" van de lens is. Voor de huidige EUV machines is NA=0.33 Volgende generatie NA=0.55. Met meerdere belichtingen kan je de sporen "nog wat bijsnijden".
We naderen de atomic size, maar er is nu nog ruimte voor de chipsbakkers en ASML. Grootste vraag: Wat mag het kosten?
Inderdaad, zelf woon ik in Veldhoven praktisch naast asml. Het bedrijf is cruciaal voor de hele omgeving en zo'n beetje alles draait rondom asml hier. Raar ook dat wanneer ik mensen spreek buiten de regio ze geen idee hebben wat asml is terwijl het naar mijn mening het belangrijkste bedrijf in Nederland is.
Hoezo is dat raar? Er zijn legio bedrijven in de wereld met miljardenomzetten waar jij nog nooit van gehoord hebt. Waarom? Omdat je er simpelweg als doorsnee persoon nooit (direct) mee in aanraking komt. ASML levert niks aan consumenten, maar produceert dingen waarmee andere producenten weer dingen maken die weer in dingen gaan die jij kunt kopen. De producenten van het eindproduct willen jou iets verkopen en daarom moet jij ze kennen. Alle tussenstations hebben geen baad bij bekendheid bij het grote publiek, en doen dus weinig aan marketing in de zin van brede naamsbekendheid. Alleen als jij in de betreffende sector werkt of mogelijk komt te werken moet je ze kennen. Dus daar wordt op gefocust.
Dat ASML een vlaggeschip is voor de Nederlandse tech-industrie staat als een paal boven water. Dat ze dus weleens genoemd worden op een site als Tweakers is dan ook logisch. Maar dat Jan-modaal nooit van ze gehoord heeft is niet erg vreemd.
Nederland maakt zelf bijna geen tarwe, rijst, smartphones, auto's, steenkolen, aardgas. Dat wordt allemaal geïmporteerd.
Wat krijgt het buitenland er voor terug: Onze export producten, zoals aardappels, tomaat, uien, bloemen en chipmachines.
De reden dat we in Nederland allerlei dure mensen hebben die weinig echt productiefs aan de samenleving bijdragen (flitshandelaren, reclame, bedrijfsjuristen, belastingontwijk-adviseurs, consultants etc), maar die wel een smartphone en pizza kunnen kopen en hun huis warm stoken zonder dat ze dus zelf aan export of productie bijdragen, komt door het gedeelte van Nederland dat _wel_ iets produceert en exporteert.
Daarmee hebben we de in Azië geproduceerde smartphone in onze broekzak dus grotendeels te danken aan bedrijven als ASML: Dat is bij uitstek een bedrijf dat zorgt dat Nederland meer meuk kan importeren dan bijv. Griekenland.
Je zou toch verwachten dat Nederlanders weten / op school of bij de NPO leren waar hun welvaart vandaan komt. Er is bijvoorbeeld wel aandacht voor de VOC, heel (veel te) veel voor de boeren want die hebben een eigen ministerie, politieke partij en TV programma's, maar er is bijna nooit aandacht voor ASML.
[Reactie gewijzigd door kidde op 22 juli 2024 17:42]
Ik snap de kern van je betoog, maar... de bedragen die gemoeid zijn met de export door ASML staat in geen verhouding tot die rond de agrarische sector, (bulk) im- en export etc. welk je noemt. Dat gaat natuurlijk wel scheef, één bedrijf tegen een hele sector, maar voor de BV Nederland telt ASML uiteindelijk nauwelijks mee qua centjes. Voor de kenniseconomie ligt dat weer heel anders.
Maar goed, een Klokhuis-uitzending over ASML lijkt me sowieso erg lastig (is dat weleens gedaan?).
Ik snap je punt alleen ik heb het over mensen die 40 km hier vandaan wonen als ik zeg mensen die niet hier uit de regio komen (zelfs mensen die in Eindhoven wonen die niet van het bestaan afweten). Tuurlijk ken ik niet alle miljarden bedrijven in de wereld, maar kennis van een van de belangrijkste bedrijven ter wereld in dit kikkerlandje heb ik dan wel.
Er zijn legio bedrijven die heel belangrijk zijn, op een forum voor agrariërs zullen ze hetzelfde zeggen maar dan over hun sector. Dit is een techsite en dan is het logisch dat men dit hier belangrijk vindt.
Klopt. En zo komen er gelden en middelen vrij om andere onderdelen (verder) te ontwikkelen. En bij de afgesloten onderdelen komt meer focus en, evenzo, meer gelden vanuit investeerders om verder door te ontwikkelen en uit te breiden.
Interessant artikel, maar wel slecht geschreven. Dit soort alineas:
"Uitgesplitst per segment verwacht ASML een flinke groei in het aantal waferstarts. Gemiddeld moet dat tot 2025 een jaarlijkse groei van ruim 5 procent worden, met advanced logic als grootste groeimarkt van bijna 10 procent jaar op jaar. De kleinste groei komt van de mature nodes, maar dat is wel het grootste segment in absolute aantallen. Reden voor ASML om de duv-machines dus nog de nodige aandacht te geven."
Tip voor de schrijver, laat het eens door iemand anders lezen voor publicatie.
/i/2004698090.png?f=imagenormal)
/i/2004698092.png?f=imagenormal)
/i/2004698094.png?f=imagenormal)
/i/2004698096.png?f=imagenormal)
/i/2004698098.png?f=imagenormal)
/i/2004698100.png?f=imagenormal)
/i/2004698132.png?f=imagenormal)
/i/2004698102.png?f=imagenormal)
:strip_exif()/i/2004698120.jpeg?f=imagenormal)
:strip_exif()/i/2004698130.jpeg?f=imagenormal)
:strip_icc():strip_exif()/i/2007287756.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2006394162.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2006208958.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2005704922.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2005286184.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2005184414.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2005169150.jpeg?f=fpa_thumb)
/i/2004987058.png?f=fpa_thumb)
:strip_icc():strip_exif()/i/2004921950.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2004924204.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2004888738.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2004394948.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2004179022.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2003840762.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2003634422.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2003043920.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2001550947.jpeg?f=fpa_thumb)
/i/2001435493.png?f=fpa_thumb)
:strip_icc():strip_exif()/i/2001385603.jpeg?f=fpa_thumb)
:strip_icc():strip_exif()/i/2001377377.jpeg?f=fpa_thumb)
/i/2001190117.png?f=fpa_thumb)
:strip_exif()/i/2004887156.jpeg?f=fpa)
:strip_exif()/i/2005229388.jpeg?f=fpa)
/i/2004697896.png?f=fpa)
:strip_exif()/i/2004695262.jpeg?f=fpa)
:strip_exif()/i/2003847926.jpeg?f=fpa)
/i/2002359975.png?f=fpa)
/i/2003695088.png?f=fpa)
:strip_exif()/i/2004343884.jpeg?f=fpa)
:strip_exif()/i/2004086526.jpeg?f=fpa)
:strip_exif()/i/2004114990.jpeg?f=fpa)
/i/1240844012.png?f=fpa)
/u/75323/5procentoog.JPG?f=community){kind=small}
:strip_icc():strip_exif()/u/1157718/crop5e6d5ebf96a5f_cropped.jpeg?f=community){kind=small}
/u/486492/crop570394e125bb4_cropped.png?f=community){kind=small}
:strip_icc():strip_exif()/u/140379/Hond_icon.jpg?f=community){kind=icon}
Als je in het tabelletje in je link kijkt dan zie je de prijs t/m N7 fors dalen. Bij N5 is er een kleine stijging, inderdaad van $233 naar $238: Het hogere aantal chips per wafeltje wordt volledig gecorrigeerd door de hogere prijs van dat wafeltje. Dat betekent inderdaad dat je de betreffende GPU net zo goed op N5 als N7 kunt fabriceren.:strip_icc():strip_exif()/u/600816/crop5846cc24f1ac0_cropped.jpeg?f=community){kind=small}
:strip_exif()/u/284473/crop598caffe294d9.gif?f=community){kind=small}
