Samsung start 14nm-productie van DDR5-geheugen met vijf euv-lagen

Samsung is begonnen met de productie van DDR5-geheugen op 14nm waarbij het bedrijf voor vijf lagen gebruikmaakt van extreem-ultravioletlithografie. Het geheugen biedt een snelheid van 7,2Gbit/s.

Samsung gebruikt extreem-ultravioletlithografie voor vijf lagen van diens nieuwe 14nm-DRAM, waardoor de waferproductiviteit, het aantal functionele chips per wafer, volgens Samsung met 20 procent toeneemt.

Vorig jaar begon Samsung met de productie van DRAM met behulp van euv, bij de vorige generatie DDR4-geheugen. Niet bekend is bij hoeveel chiplagen het bedrijf toen euv inzette. Samsung meldt wel dat dat aantal is verhoogd naar vijf. Vorig jaar ging het nog om de eerste generatie 10nm-class ddr4-geheugen, oftewel D1x. Samsung meldde toen dat het werkte aan euv-productie van de vierde generatie 10mn-class dram, oftewel D1a. Dat blijkt nu de 14nm-productie te zijn. Samsung meldt dat het energiegebruik met twintig procent kan dalen ten opzichte van de vorige node, maar onduidelijk is op welke node het bedrijf doelt.

Samsung verwacht op korte termijn 24Gbit-geheugenchips te kunnen produceren, wat er op duidt dat het nu nog om 16Gbit-chips gaat. Samsung richt zich met het DDR5-7200 met name op de datacenter- en supercomputermarkt. Ook SK hynix maakt gebruik van euv bij de productie van geheugen.

Reacties (23)

Is EUV niet in staat om kleinere procedés te bakken dan 14nm? Lijkt me dat de schaarse EUV machines niet worden ingezet waar oudere machines het ook zouden kunnen maken. Wie weet hoe dat zit bij gegeheugenchips?

Is EUV niet in staat om kleinere procedés te bakken dan 14nm?

EUV als techniek kan kleiner, EUV als in de machines die Samsung hiervoor heeft staan misschien niet, kan ook aan Samsung liggen dat die er moeite mee hebben de chip werkend te krijgen op een kleiner produce.

Het is een beetje net als met TV's, ze zijn er met 8K maar of jij die ook gebruikt of eentje met 4K of 1080p weet ik niet, het kan dus van alles zijn

[Reactie gewijzigd door watercoolertje op 12 oktober 2021 09:49]

De huidige EUV-machines (NXE:3300, NXE:3400, NXE:3600) hebben allemaal een golflengte van 13.5 nanometer en een lens met een numerical aperture van 0.33 (de Numerical Aperture of NA zegt wat over de grootte van de lens). Omdat de resolutie alleen wordt gegeven door die twee factoren, is de resolutie voor die machines allemaal hetzelfde.

De resolutie wordt simpelweg gegeven door golflengte gedeeld door NA. In het geval van EUV-machines is dat 13.5nm/0.33 = 40nm. Je kan dat nog halveren door je masker onder een hoek belichten. De limiet is hier precies de helft van de hiervoor uitgerekende resolutie, namelijk 20nm. In de praktijk wordt dat nooit gehaald door andere zaken die er ook een effect hebben. Je kan bijvoorbeeld denken aan contrastverlies, interactie met je resist, enzovoort.

[Reactie gewijzigd door Blokmeister op 12 oktober 2021 10:58]

Je vergeet de k1 schalingfactor:
https://www.asml.com/en/t...ciples/rayleigh-criterion

Volgens de gepubliceerde specficaties van ASML zelf is de resolutie 13 nm, voor de laatste EUV machines:
https://www.asml.com/en/p...ystems/twinscan-nxe-3600d

Die k1 beschrijf ik in het onderste stukje waarbij ik zeg dat je de resolutie kan halveren door onder een hoek te belichten. De k1-factor beschrijft eigenlijk de pitch die je daadwerkelijk op je wafer krijgt vergeleken met de 'normale' maximale resolutie die je kan halen als je recht op je reticle/masker schijnt in plaats van onder een hoek. In de praktijk wordt eigenlijk altijd zogenoemd off-axis illumination (dus reticle/masker onder een hoek belichten) gebruikt om de resolutie te verkleinen en het contrast te vergroten.

Bij ASML wordt de resolutie beschreven als de helft van je pitch, in plaats van de minimale pitch. Ik vind dat zelf een beetje cheaten, maar het is maar net hoe je het noemt. Dat betekent dat je k1 een factor twee kleiner wordt. Een minimale pitch van 26nm is inderdaad ongeveer de maximale resolutie voor zo'n scanner.

Ik ben benieuwd hoeveel kleiner het zal worden met de NXE5000 series 😋😋

Niet. EXE heet het dan.

Ja sorry zat te slapen

De EXE:5000 heeft een NA van 0.55. Die kan dus 0.33/0.55=3/5 zo kleine patronen maken.

[Reactie gewijzigd door Blokmeister op 13 oktober 2021 07:36]

Nice!

Laat maar. Antwoord staat hieronder al.

[Reactie gewijzigd door carlo op 12 oktober 2021 14:56]

Je slaat de spijker op zijn kop! De namen van de nodes hebben eigenlijk niet veel meer te maken met de echte lengteschalen van de patronen die op de wafer staan. Er is ook niet één lengteschaal. Het zijn complexe patronen waarin meerdere lengteschalen tegelijk staan, wat is bijvoorbeeld de lengteschaal in dit patroon: link?

Concreet is het verhaal ongeveer als volgt. Vroeger (zo'n vijftien jaar geleden en eerder) was de grootte van een transistor vooral bepaald door de gate, ofwel de gang waardoor de elektronen van de ene naar de andere kant van de transistor reizen. Bij elke volgende generatie werd de gate kleiner. De node-naam was hier ongeveer gelijk aan de lengte van de gate, omdat dat echt wat zei over hoe groot je transistors waren.

Tegenwoordig zitten we ongeveer tegen de minimale gate-lengte aan, en kan die niet kleiner. Toch kunnen we meer transistors op dezelfde oppervlakte persen door andere dingen van die transistors kleiner te maken. De gate wordt hierbij niet kleiner. Chipbakkers hebben hier een oplossing op gevonden om de benamingslijn door te zetten. Je maakt je transistors kleiner en berekent vervolgens hoeveel meer transistors er per vierkante millimeter op je chip passen. Je neemt de vierkantswortel van die factor (want lengte x breedte) en schaalt je node-naam met die factor.

Als je dan op je 7-nanometerproces ineens twee keer zoveel transistors kwijt kan op een chip, dan kan je dus zeggen dat je transistors gemiddeld in de lengte en breedte 1.4 keer kleiner zijn geworden (wortel van twee) en ga je van 10nm node naar 7nm node.

Samsung doet ook 6nm, maar dat is voor logic. DRAM is een heel anders wereld dan logic, omdat je een cel moet maken die een lading kan vast houden, en dat kan nog niemand op de 5-6 nm. En de cel grote bepaald de node. en 14nm is dus voor Dram high end

Dat de techniek kleiner kan hoeft niet per se gebruikt te worden om kleinere transistors te maken. Het kan ook gebruikt worden om de precisie van 'huidige' procedés te verhogen, i.e. scherpere features, wat kwalitatief betere transistors kan opleveren.

Disclaimer: ik weet niet of ze het ook daadwerkelijk op die manier toepassen, ik kijk puur naar de theoretische mogelijkheden

Dat is inderdaad hier het geval: https://bits-chips.nl/art...ungs-euv-made-dram-chips/

Leuke website en artikel, bedankt.

Dat de techniek kleiner kan hoeft niet per se gebruikt te worden om kleinere transistors te maken. Het kan ook gebruikt worden om de precisie van 'huidige' procedés te verhogen, i.e. scherpere features, wat kwalitatief betere transistors kan opleveren.

Nog een voordeel kan zijn dat men zo ook ervaring opdoet met deze techniek, zodat ze misschien minder problemen hebben als ze naderhand wel naar kleinere transistors gaan.

Nog een voordeel is dat ze met de oudere technieken vaak meerdere keren moeten belichten om kleinere details te kunnen maken, bijvoorbeeld de LELELE techniek vereist 3 x belichten en 3 x etsen. Met de EUV-machines kun je die kleine details in 1 keer belichten + etsen maken waardoor doorlooptijd sneller wordt. Niet alle delen van de chip hoeven in die kleine details en kunnen met de oudere machines gemaakt worden. Een afweging dus tussen kosten van doorlooptijd en van dure productie-apparatuur (en verkrijgbaarheid).

De nm benaming is niet te vergelijken met die van logic chips, 14nm is voor DRAM class-leading, net als 5nm voor logic dat is.

De dichtheid van de lijntjes / contacten is gewoon enorm hoog, en wat hier nu gedaan wordt is vermoedelijk het vervangen van meerdere belichtingen met een DUV machine (LELE), dan wel meerdere etch/depositie stappen (SADP) met een enkele belichting via EUV.

[Reactie gewijzigd door kizke op 12 oktober 2021 09:52]

De patronen die je nodig hebt voor DRAM zijn compleet anders dan die voor logic. Door de werking van de optica is de resolutie die je haalt met DRAM ook anders dan voor logic.

Daar komt nog bij dat de benaming 14nm niet te maken heeft met de grootte van de structuren op je chip. Voor DRAM zijn die structuren anders, dus zal er ook een ander naampje aan hangen.

Mooi eindelijk, ik zit te wachten op een nieuwe pc maar wil gelijk socket 1700 & DDR5 & PCI-E 5.0.
Toen de tijd ook met PCI-E 3.0 en DDR3 gedaan en dat heeft zeer goed uitgepakt.

Mijn oude beesje is al 7-8 jaar oud en die loopt nu wel tegen zijn limieten aan bij gamen kwa processorkracht.

Omdat Intel geen klap heeft gedaan de laatste jaren behalve een beetje oppoetsen van processors heb ik daar maar mee gewacht(mede doordat er vrijwel geen concurrentie was vanuit AMD).

[Reactie gewijzigd door mr_evil08 op 12 oktober 2021 11:56]

Ik weet niet of jij een gemiddelde consument bent, maar gaan we de verschillen tussen DDR4 en DDR5 doorgaans merken?

Ik dacht al enkele malen gelezen te hebben dat dit allemaal relatief zal zijn, en weinig oplevert.

Nieuwe architecteur, moederbord en CPU en geheugen, deze keer wordt er weer echte verbeteringen doorgevoerd bij Intel, ook op de PCI-E bus en de 2,5gbit lan zit er nu ook bij in, het Tiny en Big concept is ook wel leuk in kader van energiebesparing.

Of het allemaal veel uitmaakt in praktijk moet nog blijken maar ik wil dus geen "verouderd" moederbord/CPU, als ik upgrade moet het de moeite waard zijn dan verder uitmelken van een verouderd architecteur.

Intel heeft bij opkomende serie aardig veel veranderingen doorgevoerd.

[Reactie gewijzigd door mr_evil08 op 12 oktober 2021 15:12]