Hoe worden chips gemaakt?

Miljardenindustrie onder de loep

Tot slot

De Wet van Moore is jarenlang een leidraad voor de halfgeleiderindustrie geweest en fabrikanten wisten elk obstakel te overwinnen om verder te kunnen scalen. Zo werd er overgestapt van kleine naar grotere wafers, waren er migraties naar lithografieprocessen met kleinere golflengtes en zagen we materiaalinnovaties waarbij de gebruikte materialen tot op atoomniveau worden aangepast.

Voor de allernieuwste processors en andere chips blijft de vraag naar zuinigere, krachtigere chips vanuit producenten en consumenten aanhouden. Wie wil immers geen apparaat dat zijn taken supersnel uitvoert en bijna geen stroom gebruikt? Om dat bij elke generatie kostenefficiënt te kunnen doen is steeds complexere apparatuur nodig, waardoor de investeringen groter en groter worden. De enige manier om dat terug te verdienen zonder de prijzen tot onacceptabele niveaus op te drijven, is schaalgrootte. Voor cutting edge hardware blijven er dan ook steeds minder fabrikanten over. Slechts een handjevol fabrikanten heeft de financiële middelen die nodig zijn om de nieuwste chips te produceren en wie dat niet kan, besteedt zijn productie uit.

We moeten echter niet vergeten dat smartphonesocs, processors, gpu's, ssd's en geheugen slechts het zichtbaarste deel van de halfgeleiderindustrie vormen. Het aantal chips dat op grotere, veel minder complexe procedés wordt gemaakt, is zo groot dat we vaak maar het topje van de ijsberg zien. In de halfgeleiderindustrie worden honderden miljarden omgezet, goed voor duizenden miljarden aan omzet in de technologiesector. De grootste tien chipfabrikanten zijn verantwoordelijk voor minder dan de helft van de totale omzet en voor een nog veel kleiner aantal chips. De allergrootsten blijven dus nog wel even innoveren met onder meer euv en exotische materialen, maar chipproductie zoals hier beschreven zal nog jaren en jaren een plaats in de fabrieken houden.

Reacties (83)

[Farmerwood]

Ik ben zelf regelmatig in de fabs van (toeleveranciers van) fabrikanten als Apple, Samsung geweest toen ik nog werkte voor, het tevens Nederlandse, Besi uit Duiven dat o.a. leverancier is van packaging equipment.

Chips moeten niet alleen veel kleiner worden, maar ook steeds dunner ten behoeve van o.a. smartphones, tables en wearables . Dat geeft vooral grote uitdagingen voor de fabrikanten van packaging equipment. Het molding proces (het verpakken van de chip in het zwarte beschermende omhulsel) is een grote uitdaging. Na het proces van wirebonding zitten er soms wel duizenden kleine gouden draadjes tussen de chip en de contactpunten op de print. De compound moet hier netjes tussendoor zonder dat deze draadjes tegen elkaar gedrukt worden en daarmee de chips (deels) waardeloos maken.
Ik vind het dan ook wel jammer dat jullie het artikel nogal afgeraffeld hebben. Het laatste deel van het productieproces, waar o.a bonding en packaging onder vallen, wordt helaas in slechts 3 zinnen beschreven, terwijl ook hier grote uitdagingen liggen en daar ook makkelijk een pagina vol over geschreven kan worden.

ASML is de grootste en meest bekende Nederlandse speler in deze markt, maar juist hier op Tweakers zou je verwachten dat ook de andere spelers aandacht krijgen. Een extra pagina waar deze bedrijven genoemd worden was een leuke toevoeging geweest.

[Reactie gewijzigd door Farmerwood op 22 juli 2024 15:49]

[Sissors]

Alles is 'afgeraffeld' (om jouw woorden te gebruiken) in dit artikel, omdat Tweakers hier een mijn inziens prima overzichtsartikel heeft geschreven, en geen driedelig boekwerk.

Maar zijn er nog chips waar ze duizenden wirebonds hebben? Alleen de grootste serverchips hebben uberhaupt zoveel pinnen, en zelfs als alles gedualbond is moet je het over de grootste chips hebben, zoals CPUs, om aan die getallen te komen. En ik neem aan dat die niet gewire bond worden.

[Farmerwood]

De laatste keer dat ik bij een fab was, was eind 2014 bij een toeleverancier van Qualcomm. Dat was voor een project waarbij we bezig waren met de nieuwste chips die gemold moesten worden. Op de strips die gemold worden zitten meestal enkele tientallen chips, dus dan zit je al snel aan duizenden wires per strip.

Vond het altijd wel een mooi gezicht om de ruimtes te zien waar meestal vele honderden wire bonders staan die soms wel 8 uur bezig zijn om een enkele strip volledig van wires te voorzien.
Er vind idd wel langzaam een verschuiving plaats naar gestapelde chips waar dan dus ook minder wires nodig zijn. Ik werk intussen al enkele jaren niet meer in deze branche, dus weet niet hoe ver die ontwikkeling intussen is. Gezien de trend van steeds dunnere apparaten zal het ook nooit de enige methode kunnen worden.

[willemc700]

Het back-end proces wordt vaak over geslagen die maakt nu net de chip herkenbaar en handelbaar.
Maar ook het front-end proces is zeer beknopt op geschreven wat niet vreemd is omdat de productie van een chip zeer complex is.
De in nederland bekenste toeleverancier is asml maar de grootste is applied materials die kunnen feitelijk de complete productie lijn neer kunnen zetten op de lithografie machines na.

[smedest]

Precies, het gaat in dit verhaal vnl. over litho, terwijl er zoveel meer gedaan wordt.

Ik heb zelf bij AMAT (applied materials) gewerkt, en ook daar zijn zeer specialistische apparaten ontwikkeld.

[AlbanVE]

Hier in oudenaarde staan er nog wat P5000's in volle productie. Ze zoeken er nog techniekers voor Ikzelf werk af en toe aan centura ultima+ toestellen.

[Reactie gewijzigd door AlbanVE op 22 juli 2024 15:49]

[smedest]

Is te ver van mijn woonplaats

[Faab de nde]

Ik mis dat inderdaad ook in het verhaal. Erg boeiend om meer te lezen over hoe die dunne plakjes processor worden gemaakt, maar hoe dat plakje wordt gekoppeld aan een heatsink en de LGA is mij nu nog steeds een raadsel.
Oke, zou het vast wel kunnen vinden als ik zoek, maar het zou juist een mooi onderdeel zijn van een overzicht als dit.

[bjorntje424]

Heb je gelijk in, daarbij wordt er door tweakers ook gesuggereerd dat de overige stappen niet duurder worden door de overstap naar 450mm. Maar daar liggen juist ook veel uitdagingen, zeker op het gebied van Epitaxy. Met name vlakheid is dan een issue.

[iFloppy]

En nog meer in Jip en Janneke taal:
https://youtu.be/WhEZn08oUSw
http://www.hetklokhuis.nl/tv-uitzending/3122/Microchip

[jick]

Dat hielp inderdaad, wat een coole aflevering :)! Ik ben benieuwd hoe een hedendaagse versie van Klokhuis de huidige stand van zaken zou presenteren..

[deef1969]

nu is het wel duidelijk

[knaldop]

Hahaha bedankt

[amigob2]

Wafer steppers worden al heel lang niet meer gemaakt bij ASML, Tegenwoordig worden er alleen nog maar wafer scanners gemaakt. Simpele uitleg. Dit doen ze zo omdat ze dan het beste deel van de Lens kunnen gebruiken.

https://www.youtube.com/watch?v=itcPdCrMi9U

[Myedvyed]

Het markeren van defecte chips door middel van kleurstof wordt steeds minder gedaan, omdat dit ook contaminatie kan veroorzaken (waardoor goede chips als defect worden gezien, of zelfs daadwerkelijk defect worden).

In plaats daarvan worden 'wafermaps' opgeslagen, die gevisualiseerd worden zoals op de screenshot op pagina 7. Als dit allemaal goed afgestemd is tussen test en assembly (iedereen gebruikt andere file formaten en coordinatensystemen etc.) en de machines correct zijn uitgelijnd op de 'maps', kunnen testresultaten als input gebruikt worden voor picking, waardoor dus de foute chips niet worden opgepakt uit de wafer en vanaf dan ook niet meer verder komen in het proces.

[AlbanVE]

Ik heb dit artikel met veel interesse gelezen, voor mezelf is het gemakkelijker voor te stellen, ik werk namelijk als technieker in zo'n fab in Oudenaarde, België. Sinds enkele jaren in handen van ON Semiconductor, daarvoor Ami's, Alcatel en Beltelefon (Dacht ik, zo lang draai ik nog niet mee, het bedrijf is gestart rond 1990).

Het is al één van de oudere fabs, maar waar nog voldoende 'rek' op zit. De toestellen zijn zo duur niet meer, enkel eisen ze meer en meer onderhoud en de stukken zijn moeilijker verkrijgbaar aan het worden. Ik kan me voorstellen dat we binnen afzienbare tijd een 3d-printer gaan nodig hebben.

Bij ons is productie zelfs nog op 150mm (6") wafers, maar de droom is al enkele jaren om naar 8" over te schakelen (3/4 van het toestellenpark zou dit na eventuele ombouw ondersteunen).
Onze fab loopt momenteel tegen zijn limieten aan, geen plaats meer om toestellen bij te plaatsen.
Een schaalvergroting zou dit deels oplossen.
Die investering is vooralsnog niet goedgekeurd vanuit de Verenigde Staten wegens te hoge kosten (Zeer hoge personeelskost, hier werken +- 200 arbeiders in een volcontinue 5-ploegensysteem).

In de fab zelf gaat eigenlijk niets machinaal, het zijn nog steeds de operatoren die de toestellen bedienen (Sinds enkele jaren wordt alles wel geautomatiseerd voor het laden van de juiste recepten en processtijden). Tien jaar geleden moesten de zuurbaden nog manueel bediend worden, dus moest je maken dat de wafers er op tijd uit waren...
Door het formaat van de wafers zijn het ook nog open boxen, wat wel een voordeel is als ik enkele testwafers moet nemen, dan neem ik ze er wel uit met een vacuumpincet.

Onze lithomachines zijn van Canon, maar ik werk niet aan deze toestellen, dus kan ik er weinig over zeggen. Mijn toestellenpark bestaat uit Tegal, LAM en Novellus, af en toe nog wat Amat.
Tegal en Novellus bestaan zelfs niet meer.

Ergens las ik dat fabs een eigen stroomvoorziening hebben, wij zijn afhankelijk van het net, met voor de helft van de toestellen backup-dieselgeneratoren. Dit lijdt tot een powerdip of vier per jaar (waarvan minstens één zeker een externe oorzaak heeft).

Waarom we nog bestaan in België?
Hier maken we vooral automotive parts, getuige de audits die we regelmatig krijgen van Conti, Bosch,... . Qua technologie kunnen we nog goed mee met de rest, wij moeten (nog) niet zo klein gaan als de processorfabrikanten. Ik denk dat we bij ons nog over micrometer spreken zelfs.
Kleinere dies beginnen een probleem voor onze iets oudere toestellen te worden (jaren 80), gelukkig komen arduino's to the rescue om real time processcontrole te doen en eventueel het toestel te onderbreken zodat de wafer gered kan worden.

Er valt nog veel meer te vertellen, maar een Amerikaans bedrijf is er nooit happig op dat een werknemer teveel info geeft. Misschien een idee voor Tweakers om eens langs te komen? Wie weet willen ze wel een rondleiding geven, vergeet mij dan wel niet mee te vragen!

[Reactie gewijzigd door AlbanVE op 22 juli 2024 15:49]

[360Degreez]

Dat is serieus een leuk idee! :-)

[Bert Gent]

20 jaar geleden begon ik daar ook als technieker en na 12 jaar gestopt als equipment engineer.

Het 8" upgrade verhaal heb ik vele malen langs zien komen en het komt er eenvoudigweg niet.

Je zegt dat de toestellen niet zo duur meer zijn. Waar jij werkt klopt dat: On Semiconductor heeft enorme magazijnen staan met zeer oude apparatuur waaruit ze naar believen kunnen kiezen.

De automatisatie van het laden van recepten en procestijden: daar heb ik zeer actief aan meegewerkt. Sommige toestellen ondersteunden zelfs geen SECS/GEM dus het was bij tijden nogal een uitdaging
Weet je dat dat gebeuren volledig op RS232 draait?

Het kleinste wat daar ooit geproduceerd werd is 0,35 um.
Wat daar nog rendabel uit kan komen zijn high voltage producten wat ze trouwens nog erg goed doen; die fab had eigenlijk al jaren dicht moeten zijn.

Wat daar in de begindagen een fantastische technologisch avontuur was is nu niet meer dan een citroen die door een paar Amerikaanse handen wordt uitgeknepen.

[DragonChaser]

@tweakers gewoon DOEN...

[Pixeltje]

Leuk en interessant artikel én een lekker begin van de dag zo. Ik vraag me wel af waarom er niet (bijvoorbeeld) gekozen is voor EUV techniek met een iets hogere golflengte als het zo lastig blijkt om de golflengte van 13.nm rendabel te maken; zou het niet vlugger gaan als je de stap van de huidige techniek naar de nieuwe niet zo enorm maakt (193nm naar 13.5 is nog al wat) of werkt de techniek niet zo?

[diederik77]

Een van de redenen is dat onder de 193nm veel materialen plotseling geen licht meer doorlaten. De belangrijkste daarvan is water (nodig voor immersie). In deze grafiek zie je de enorme toename van absorptie rond die golflengte. Maar iets vergelijkbaars geldt voor het glas van de lenzen en voor lucht.

Om die redenen krijg je grote technische problemen bij <193nm.
En als je die dan toch hebt, dan kan je maar beter een grote stap nemen naar 13.5nm. Die 13.5 is dan ook weer uitgekozen omdat het bepaalde voordelen heeft, qua reflectie van materialen en de mogelijkheid om dit licht efficient te genereren. De details daarvan ken ik niet.

[Butsnik]

Ik weet niet meer precies welke van de twee er eerst was, maar ze gebruiken die 13.5nm omdat in een tin plasma op deze golflengte een gigantische emissie piek zit. Waarom? geen idee en daar wordt nog hard onderzoek naar gedaan om zo mischien het productie proces efficienter te maken.

Daarnaast hebben ze ook multilayer mirrors kunnen maken(een soort stapel spiegel waarbij elke spiegel een stukje van het licht reflecteert) die ook rond de 13.5 nm goed kan reflecteren. Deze samenkomst van een "effieciente" bron en spiegel maakt het gebied(volgens mij gebruiken ze ~2% van 13,5nm als bandbreedte) rond deze golflengte zo interessant.

[g0tanks]

In het verleden is er redelijk wat onderzoek gedaan naar 157nm litografie, maar wegens technische problemen werd er besloten om 193nm verder te pushen. Zie bijvoorbeeld dit artikel uit 2003 waarin Intel aankondigt niet verder te gaan met 157nm: http://www.eetimes.com/document.asp?doc_id=1175202

Volgens mij is in de tussentijd de technologie en vraag zodanig bevorderd dat het logisch is om als volgende stap in EUV te investeren.

[Striker_zelf]

Ik vraag me altijd af waar het zand vandaan komt die de Wafer fabrieken gebruikt om de boules te maken. Dit moet toch aan een bepaald "reinheid" voldoen ?

[MSalters]

Dat valt wel mee. Bij kristallisatie wordt het kristal altijd zuiverder dan het bronmateriaal. Het kan zijn dat je meerdere keren moet kristalliseren om de benodigde zuiverheid te bereiken. Dat betekent dat zuiverder zand je productie iets sneller en dus goedkoper maakt.

[Striker_zelf]

Ok, maar waar scheppen ze het op ? Komt het uit de Sahara of uit een of andere exotische groeve uit de buurt van de Wafer fabriek ?

[g0tanks]

Op vrij veel plaatsen wordt silicium geproduceerd, het is immers het op twee na meest voorkomende element in de aardkorst (27.7%). Een voorbeeld in Europa is het Noorse plaatsje Thamshavn waar het Chinese Elkem silicium produceert voor de foundry industry.

[Anoniem: 669783]

Gewoon een dagje strand pakken en de schoenen uitkloppen in de machine.

[Insert12]

Interessant artikel!

Gekke vraag misschien, maar hoe krijgt men zo'n enorme ruimte zo schoon dat het een clean room genoemd kan worden? Alle machines van ASML worden bij mijn weten gebouwd in clean rooms, maar gedurende verpakken en transport alles stofvrij te houden lijkt me verdraaid lastig.

[smedest]

Apparatuur wordt in speciale stofvrije kisten verscheept.

Maar voordat het een FAB binnenkomt wordt het eerst nog weer grondig gereinigd.

Om een clean room stof vrij te krijgen kost veel tijd en ventilatie. Ik geloof dat bij NXP destijds in MOS4 dit een half jaar kostte.

[AlbanVE]

Hier bij ons een kleine twee weken leeg staan draaien. Vergeet niet dat de ventilatie van boven naar onder werkt, dus het stof slaat altijd neer.

[g0tanks]

Er zijn verschillende cleanroom standards die corresponderen met het aantal deeltjes per kubieke meter. Zonder erbij te vermelden in welke ISO klasse die cleanroom zit heeft 'twee weken' niet zoveel waarde.

[Morress]

Cleanroom heeft ook weer klasses,zelf werk in een iso 7 waar we doen alsof het iso 6 is,zodat je minder kans op problemen hebt.

[omeijer]

Misschien eens interesant om het process te beschrijven hoe het design process nu werkt.
Dit process is waarschijnlijk nog complexer zijn dan de echte productie van een chip.
Ook de productie van een masker is behoorlijk complex maar ook interessant.
Het error budget daar is no g kleiner dan in de echte productie. Vooral omdat bij EUV 1x
masker worden gebruikt.

[Chip.]

Je zegt dat een EUV masker maar 1x gebruikt kan worden? Indien dat zo is, kan ik je vertellen dat EUV maskers wel meer dan 1x gebruikt kunnen worden.

Overigens vind ik hetzelf veel interessanter hoe wij een stage (~30 kg) accelereren met een versnelling van bijna 40 m/s^2 en nog steeds nanometer nauwkeurigheid kunnen bieden

[Reactie gewijzigd door Chip. op 22 juli 2024 15:49]

[omeijer]

Nee ik zeg dat een EUV masker een 1 op 1 masker is. Figuren op het masker hebben dezelfde grote als op de wafer. Bij andere maskers wordt er meestal een vergrotingsfactor gebruikt (4x of 5x) en zijn de figuren op het masker dus groter dan op de wafer.
Dit maakt het makkelijker om binnen het error budget te blijven.

En inderdaad de stage, ik neem maar even aan dat je van een stepper of scanner bedoeld is een erg complex iets. In geval van EUV (of een ebeam) is het nog complexer omdat het hele geval zich in vacuüm bevind. Dat maakt het nog complexer.

Al met al zijn er erg veel disciplines nodig om aan een werkende chip te komen :-)

[Idunno_WhyNoT]

Hoi Omeijer,

EUV machine van ASML maakt gebruik van 4x reductie. Zie ook ASML website van de NXE:3300B.

[ToWi1989]

Als ik het me goed herinner zijn de activiteiten voor de overstap op 450mm wafers allemaal op de lange baan geschoven.

[Bruin Poeper]

Als ik het me goed herinner zijn de activiteiten voor de overstap op 450mm wafers allemaal op de lange baan geschoven.

Geen idee of dat zo is, maar vanuit de gedachte dat je eerst uit de siliciumstaaf wafers moet zagen denk ik dat de winst per volume silicium wel eens tegen kan vallen.
Filmpje van het zagen (vanaf 2:40 spreekt men engels)
Grotere wafers lijken misschien interessant 'want er passen meer chips op'. Maar de uitwijking van de zaagdraad tov de waferdiameter neigt naar groter, en wellicht moet de zaagdraad zelf ook dikker worden.
Ik verwacht dat je evenredig meer volume moet wegzagen en op een grotere minimum-waferdikte moet rekenen als je de diameter vergroot.

[Reactie gewijzigd door Bruin Poeper op 22 juli 2024 15:49]

[carlo]

De grootste kostenpost zit niet in het gebruikte silicium maar in de machines, cleanroom en doorlooptijd (ruim een maand volgens artikel). Door de diameter met de helft te vergroten krijg je een ongeveer 2x zo groot oppervlak. Daar zit dus de echte winst, er is een hefboomwerking: de investeringen in apparatuur x 1.5 levert een oppervlak van 1.5 * 1.5 = 2.25

[kidde]

Daar zit dus het echte verlies!

Chipmaker (Intel, TSMC, Samsung, GloFo et all) belt apparaat bouwer (Amat, Shinetsu, ASMI, ASML, TEL, KLAC et all): "Luister, als we van 200mm naar 300mm gaan is super goed voor de industrie! Kostenbesparing!"
Bouwer: "Oké, maar weer moeten al onze apparaten opnieuw ontwerpen, kost geld"
Chipmaker: "Jammer dan, toch doen!"

Bouwers doen het, veel kosten, het resultaat: Klanten kopen 2x zo weinig machines! Balen...

Chipmaker belt weer: "We willen naar 450mm!"
Bouwer: "Dikke snikkel met jullie, de vorige overgang hebben we nog niet eens terugverdiend!"

[Superstoned]

Right, en kapitalisme werkt niet... de prijzen zullen omhooggevallen zijn voor de 300mm apparaten en meer verkopen zullen ook wel motiverend zijn (Hey ik heb een nieuwe machine, 30% duurder maar 300mm wafers dus je bespaard flink!)

450 zal of veel duurdere apparaten opleveren of in elk geval minder opleveren dan het extra kost, niet meer niet minder.

[kidde]

Onjuiste aannames. De vice-president van KLAC vertelt vanaf ca 11:00 dat de apparaat- bouwers volledig betaalden voor de overstap naar 300mm:

https://m.youtube.com/watch?v=qbkhBkC6u9Y

Harry Niedecken van Laytec merkt op: " The reason for the drive to 450mm wafers, is that the original cost model used to move from 200 to 300mm wafers was - wrong. The model made certain assumptions about the equipment and installation costs which drove the decision to 300mm vs the more correct 400mm. In general, these cost models were overly idealistic, and under estimated the cost of equipment development."

Kapitalisme werkt alleen in een volledig geïnformeerde markt zoals u vast weet.

Flink besparen is niet aan de orde, de overgang naar 450mm levert niet meer dan 10% op en kost $25 miljard. De overgang naar 300mm leverde goedkopere chips op omdat tegelijk werd overgestapt naar FOUPs en automatische 'handling' van de chips:

http://www.semi.org/en/wa...n-450-mm-5-misconceptions

Kortom, in tegenstelling tot u beweren de makers (en met ale respect, die geloof ik eerder dan u) dat het meer kost dan het opbrengt.

[Superstoned]

Kortom, in tegenstelling tot u beweren de makers (en met ale respect, die geloof ik eerder dan u) dat het meer kost dan het opbrengt.

Dat was precies wat ik zei:

450 zal of veel duurdere apparaten opleveren of in elk geval minder opleveren dan het extra kost, niet meer niet minder.

Terwijl jij beweerde dat het een kwestie was van de bouwers die niet wilden dat hun klanten een 450 mm wafer apparaat zouden kopen want dan verkochten ze minder:

Bouwers doen het, veel kosten, het resultaat: Klanten kopen 2x zo weinig machines! Balen...

Chipmaker belt weer: "We willen naar 450mm!"
Bouwer: "Dikke snikkel met jullie, de vorige overgang hebben we nog niet eens terugverdiend!"

De bouwers leveren gewoon waar de klanten voor willen betalen. Maar de klanten willen niet betalen omdat 450mm gewoon niet genoeg voordeel oplevert. Zoals je verhaal hierboven dus ook bevestigd. Gewoon kapitalisme ;-)