Door Willem de Moor

Redacteur

Hoe worden chips gemaakt?

Miljardenindustrie onder de loep

27-01-2017 • 06:00

83

Multipage-opmaak

Inleiding: complex, duur en traag

We schrijven op Tweakers regelmatig over nieuwe procedés voor chipfabricage, net als over fabs, kleinere transistors en overstappen naar een bepaald aantal nanometers. Zo zijn we van Intel jarenlang een zogenoemd tick-tockstramien gewend geweest, waarbij het ene jaar een nieuwe processorarchitectuur werd geïntroduceerd en het volgende jaar chips op een kleiner procedé werden gemaakt. Bijna iedere betrokkene was ontsteld toen het bedrijf in de afgelopen paar jaar steeds meer moeite bleek te hebben om die cadans vol te houden en inmiddels zelfs heeft aangegeven ervan af te stappen.

Waar we echter maar zelden over schrijven en waar we niet echt bij stilstaan, is hoe chips eigenlijk ontstaan. We vinden het niet alleen als redactie van Tweakers, maar ook in meer of mindere mate als publiek vanzelfsprekend dat ze gemaakt worden en dat ze steeds kleiner worden. De wereld van de chipproductie, waarvan we af en toe een glimp opvangen als er over ASML, Imec of een ander onderzoeksinstituut of bedrijf wordt geschreven, is echter zoveel complexer en interessanter dan een kop over de overstap naar 14nm doet vermoeden. Hoog tijd voor een achtergrondstuk over chipproductie dus, waarbij we in het kort bekijken hoe chips nu eigenlijk geproduceerd worden.

Wafer (imec)

Een wafer maken is niet alleen een van de meest complexe procedés in de halfgeleiderindustrie, het is ook een van de duurste én tijdrovende klusjes. Het is dan ook niet zo gek dat er steeds minder bedrijven overblijven die de benodigde miljarden kunnen investeren om een moderne chipfabriek, kortweg fab, te bouwen en te laten draaien. Tel daar de tijd die het kost om een chip te ontwerpen en de doorlooptijd voor een wafer bij op, en het begint duidelijk te worden waarom processors en smartphonesocs steeds duurder worden.

We kijken in dit achtergrondverhaal naar chipproductie, naar de selectieprocedure waarmee chips worden uitgezocht om in verschillende producten gebruikt te worden en naar toekomstscenario's. Natuurlijk is dit niet bedoeld als volledig en uitputtend naslagwerk over de halfgeleiderindustrie, maar meer als een vogelvlucht langs de processen die de transformatie van silicium tot het brein van je favoriete apparaat mogelijk maken.

processor-die

Zand, glas en chips

Of je nu tijdens je vakantie op een ver tropisch eiland op het strand ligt, door het raam naar buiten naar het druilerige Nederlandse weer kijkt of je computer of telefoon gebruikt, je bent steeds bezig met hetzelfde materiaal: silicium. Het is het meest voorkomende element in de aardkorst, na zuurstof en in verbindingen als siliciumdioxide of silica, het hoofdbestanddeel van zand. Ook glas bestaat grotendeels uit die verbinding. In bijna alle chips, of het nu processors, geheugen of andere componenten zijn, vormt silicium het hoofdbestanddeel.

De productie van een chip is echter een stuk complexer dan die van glas en vergt een groot aantal stappen. De belangrijkste daarvan vinden plaats in een chipfabriek, meestal kortweg fab genoemd, als afkorting voor fabrication facility. Stel je daarbij een industrieel complex van duizenden vierkante meters voor, met een eigen stroomvoorziening, verwarming en airconditioningsystemen, en je bent op de goede weg.

GlobalFoundries fab in Dresden

Het zal de meeste tweakers wel bekend zijn dat een chip van een wafer gemaakt wordt en dat die wafer een groot aantal stappen in het productieproces moet doorlopen om er miljarden transistors op te krijgen. Makkelijk is het niet; die stappen vragen veel tijd en zijn uiterst complex. Naarmate chips en het procedé om ze te maken complexer worden, duurt het langer en wordt het duurder om een chip te fabriceren. Maar nog voordat het tijd is om met een wafer aan de slag te gaan, zijn tal van bedrijven al druk in de weer geweest om de juiste apparaten aan te leveren, wafers te produceren en andere benodigdheden te maken om een productierun te doen. En als er eenmaal honderden chips op een wafer gemaakt zijn, zitten die nog lang niet in een processor of in een andere chip, klaar voor gebruik. Er moet verwerkt, getest en verpakt worden en ook daarvoor zijn weer dure en speciale machines nodig.

Buiten de fab worden tal van cruciale machines en componenten geproduceerd. Waarschijnlijk de bekendste daarvan zijn de lithografiemachines van ASML, die in veel productielijnen voor de belichting van de wafers zorgen. De lithografiemachines die ASML produceert, worden onder meer door Intel, Samsung en TSMC gebruikt, terwijl ASML op zijn beurt tal van leveranciers heeft, waaronder bijvoorbeeld Carl Zeiss voor de lenzen van de lithografiemachine. Het belichten van de wafers is maar een van de stappen; voor de overige stappen zijn ook weer grote en dure machines nodig, bijvoorbeeld om ultradunne laagjes materiaal op het waferoppervlak aan te brengen of juist ervan te verwijderen.

Atomic Layer Deposition-machine

Als een wafer eenmaal klaar is, geldt dat nog lang niet voor het werk. Voordat je een processor in je pc kunt monteren of voordat een bedrijf een chip in een product kan verwerken, is nog een groot aantal dure stappen nodig, waarvan sommige in de fab plaatsvinden en andere daarbuiten uitgevoerd worden. Zo moeten chips uiteraard getest worden; het heeft immers weinig zin om een defecte chip in een product te verwerken. Dat verwerken heeft ook nog flink wat voeten in de aarde en gebeurt meestal buiten de fab, waarbij de wafer in stukken gezaagd wordt en op een geschikt substraat wordt gemonteerd. Afhankelijk van de chip zijn daarvoor weer tientallen of honderden verbindingen nodig, die door gespecialiseerde machines met fijne gouddraadjes worden gerealiseerd.

We zullen de belangrijkste stappen uit het productieproces op de volgende pagina's nader bekijken.

Waarom worden fabs steeds duurder?

Het zal duidelijk zijn dat de chipproductie een industrie is waarmee tientallen zo niet honderden bedrijven gemoeid zijn en waar enorme investeringen voor nodig zijn. Zo moet de fabriek eigenlijk één grote cleanroom zijn die stukken schoner is dan een operatiekamer. Dat is logisch, want een stofje op een chip is natuurlijk enorm in verhouding tot de componenten op nanometerschaal. Aangezien zo'n beetje de hele fab van tienduizenden vierkante meters één grote cleanroom is, moet er nogal gefilterd en met overdruk gewerkt worden.

Foup voor 300mm-wafersOm binnen te mogen moet je dan ook een bunny suit met haarnet, mondkap, speciale schoenen en speciale handschoenen aan om stof te beperken en word je van tevoren schoongeblazen om losse stofdeeltjes en huidschilfers te verwijderen. Dan nog komen mensen eigenlijk nooit in direct contact met de wafers, want die wafers worden binnen de fab vrijwel altijd getransporteerd in zogeheten foups, een afkorting voor front opening unified pod. In de foup is de wafer extra beschermd tegen vervuiling, dankzij een beschermende atmosfeer en hermetische afsluiting. Bovendien is zo'n foup nodig, omdat de bijzonder kwetsbare wafers niet voor elke stap door mensen vervoerd kunnen worden. Daarvoor zijn er robotsystemen aan het plafond en bij elke machine, die de foups met wafers vervoeren en hanteren.

Een schone werkomgeving is nog niet genoeg bescherming voor de kwetsbare wafers, reden om de hele fab met een eigen energievoorziening uit te rusten en bestand tegen aardbevingen te maken. Natuurlijk mag ook de temperatuur niet te veel fluctueren, waarvoor een precies klimaatbeheersingssysteem nodig is. De doorlooptijd van een enkele wafer in de fabriek bedraagt namelijk al snel minstens een maand en het zou een kostbare zaak worden als er ergens in die maand een stroomstoring of andere onderbreking in het productieproces optreedt. De wafer zou dan in bijna alle gevallen weggegooid moeten worden en voor een volle productielijn zou dat uiteraard extreem kostbaar zijn.

De faciliteiten waar chips geproduceerd worden, zijn al duur, maar dat geldt natuurlijk ook voor de apparatuur die gebruikt wordt voor de productie. De bekendste apparaten die daarvoor ingezet worden, kennen we van ons eigen ASML uit Veldhoven, dat voor veel moderne fabs de lithografiemachines levert. Zo'n apparaat alleen al kost enkele tientallen miljoenen en naarmate de productieprocedés slinken, worden de apparaten duurder. Met een stepper alleen ben je er natuurlijk niet; alle andere benodigde apparaten vullen een hal van enkele duizenden tot tienduizenden vierkante meters en kosten miljoenen.

Cleanroom-interieur

Met een moderne fab die de nieuwste chips moet produceren, zijn dan ook miljarden euro's aan investeringskosten gemoeid, een bedrag dat natuurlijk uiteindelijk gewoon moet worden terugverdiend. Nu hoeft dat gelukkig niet in een paar jaar; met af en toe een upgrade of juist downgrade kan een chipfabriek gerust tien of twintig jaar mee. Met investeringen van enkele tot tientallen miljarden is het echter logisch dat nieuwe chips aan de ene kant duur blijven en er tegelijkertijd nog maar weinig fabrikanten over zijn die zelf hun chips maken. Dat kun je beter uitbesteden aan grote partijen als TSMC, GlobalFoundries of UMC, die kunnen profiteren van schaalgrootte. Zelfs grote partijen als Nvidia en Qualcomm besteden hun productie uit.

Waferproductie

We zeiden het op pagina 2 al: chips worden voor het grootste deel van silicium gemaakt. Maar het ene silicium is het andere niet en voor een wafer heb je het puurste en regelmatigste silicium nodig dat bestaat. Daarom wordt een waferplak uit een grote cilinder silicium gezaagd. Zo'n cilinder, ook wel ingot of boule genoemd, wordt als een enkel kristal gekweekt uit een vat vloeibaar silicium. Dit proces, dat het Czochralski-proces genoemd wordt, maakt gebruik van een langzaam roterend bad vloeibaar silicium waarin een entkristal silicium gedoopt wordt. Het silicium hecht aan het entkristal, dat tegengesteld aan het bad roteert en langzaam uit het vloeibare silicium wordt getrokken. Zo wordt een monokristallijne cilinder silicium van enkele tientallen centimeters doorsnede en tot twee meter lang gevormd. Dat is meteen de reden waarom een wafer rond is en niet vierkant, wat veel logischer zou zijn met vierkante en rechthoekige chips. Het Czochralski-proces levert nu eenmaal ronde boules op.

De ingot mag dan uit monokristallijn silicium bestaan, een chipfabriek kan er nog niets mee. Daarvoor moeten eerst plakken silicium gezaagd en uitgebreid gepolijst worden. Voordat dat kan gebeuren, moet de ingot de gewenste doorsnede krijgen en zelf netjes gepolijst worden. Meestal wordt dan ook een plat kantje gemaakt, zodat de wafer steeds dezelfde oriëntatie kan houden. Het in plakken zagen gebeurt uiteraard uiterst precies en met tientallen zaaglinten tegelijk. De resulterende wafers worden op de gewenste exacte dikte geslepen en gepolijst, zodat een zeer glad en effen oppervlak ontstaat. Wafers worden niet in de chipfabriek gemaakt, maar door gespecialiseerde bedrijven en kant-en-klaar aangeleverd.

Wafers worden in diverse afmetingen gemaakt, maar voor bijna alle high-end chips die we kennen, zoals processors, gpu's en socs voor smartphones, maar ook geheugenchips voor nand en ram, worden 300mm-wafers geproduceerd. Die hebben een gestandaardiseerde dikte van slechts 775 micrometer, ongeveer driekwart millimeter dus. Vroeger, tot ruwweg het begin van de eenentwintigste eeuw, werden vooral 200mm-wafers gebruikt. Met de overstap van 200mm- naar 300mm-wafers konden meer chips per wafer geproduceerd worden, waarbij de extra opbrengst groter was dan de extra kosten. Een rekensommetje met chips van 200 vierkante millimeter leert dat er ongeveer 157 van in een 200mm-wafer passen en ruim 350 in een 300mm-wafer. Goede reden om over te stappen dus, want met een productiestap voor die 300mm-wafer werk je aan ruim tweemaal zoveel chips. Dat drukte destijds de kosten per chip voldoende om naar 300mm over te stappen.

Waferafmetingen

Om diezelfde reden wil de industrie al jaren naar 450mm-wafers overstappen, maar dat zou steeds minder kosteneffectief zijn door onder meer kwetsbare wafers en veel hogere lithografiekosten. Het rekensommetje laat nog steeds zien dat er veel meer chips op een wafer passen, van 350 naar bijna 800, maar de winst wordt steeds kleiner. Al die 800 chips moeten immers individueel belicht worden, wat langer duurt en een relatief grote kostenpost vormt. De overige stappen kunnen die toegenomen lithografische kosten nauwelijks compenseren, waardoor het stukken minder interessant is om over te stappen. Volgens de meest optimistische prognoses worden 450mm-wafers pas in 2020 gangbaar, maar het zou ook zomaar kunnnen dat ze voor onbepaalde tijd worden uitgesteld.

Kleinere wafers worden ook gebruikt, zoals 200mm- of nog kleinere wafers. Dat wordt vooral gedaan om oude productielijnen zo lang mogelijk actief te houden. Elk jaar dat een fabriek draait, is immers een jaar waarin investeringskosten worden terugverdiend. Op dergelijke verouderde productielijnen worden vanzelfsprekend niet de nieuwste chips geproduceerd, maar er is meer dan genoeg vraag naar eenvoudige en kleine goedkope chips om oudere fabs aan het werk te houden. Een bekend voorbeeld zijn de chipsets van Intel. Die worden op een ouder procedé gemaakt dan de processors waaraan ze worden gekoppeld. En NXP, waarover we laatst een uitgebreide reportage hebben gemaakt, gebruikt 200mm-wafers voor zijn chips.

Fotolithografie: stap voor stap

We hebben eindelijk de benodigde ingrediënten bij elkaar om chips te produceren. De kant-en-klare wafers worden aangeleverd, de fabriek is zelfvoorzienend in noodstroom, hij heeft een sterk gereguleerde temperatuur en schone lucht, en de cleanroom bevat bijna geen deeltjes die de chips kunnen besmetten. De cleanroom staat vol apparatuur: steppers of lithografiemachines, apparaten voor nat- en droogetsen, spin coat-apparatuur en de nodige spoelbakken, en nog tal van andere prijzige apparaten. De foups zijn geladen, de technici staan klaar en de fabriek wordt gestart om vervolgens liefst nooit meer te stoppen, tenzij voor upgrades.

De eerste stap in het proces is de fotolithografiestap. Het complexe chipontwerp moet op de wafer overgebracht worden en daarvoor is de fotolithografiemachine nodig. Omdat het met moderne ontwerpen niet mogelijk is om de hele wafer in één keer te belichten, moet elke chip afzonderlijk worden belicht, waarbij de wafer steeds stapsgewijs wordt verplaatst om een chip te belichten. Daarom wordt een fotolithografiemachine ook wel stepper genoemd; een chip wordt belicht, de wafer wordt een stapje verplaatst en dit wordt herhaald totdat alle paar honderd chips belicht zijn.

De stepper werkt door het ontwerp van de chip op de wafer te projecteren. Het ontwerp is veel groter dan de uiteindelijke chip, maar door lenzen wordt het steeds kleiner geprojecteerd, totdat de afmetingen juist zijn. Voor moderne chips wordt daarvoor immersielithografie gebruikt. Daarbij worden de lenzen nog een beetje geholpen door een waterlaagje, dat voor extra lichtbreking zorgt. De hoeveelheid detail of resolutie van de lithografiestap is afhankelijk van de gebruikte golflengte en de numerieke apertuur van de lenzen, fotoresist en eventuele immersievloeistoffen.

Voordat de wafer de stepper in kan, moet deze uiteraard extreem goed schoongemaakt en weer gedroogd worden. Een stofje leidt direct tot defecten in de uiteindelijke chip, dus mag er niets aan het toeval worden overgelaten. Ook krijgt de wafer van silicium een zeer dun laagje siliciumdioxide, dat als beschermlaag en tegelijk werklaag dienst zal doen. Omdat fotolithografie met een fotogevoelige laag werkt, moet deze eerst worden opgebracht, meestal door de wafer snel rond te laten draaien en een druppel fotoresist erop te laten vallen. Door het ronddraaien wordt die druppel tot een laagje van enkele nanometers dik uitgesmeerd: spin coating. De fotoresistlaag wordt uitgehard door deze te verwarmen en vervolgens kan de wafer worden belicht.Fotomasker

Het licht in de stepper, nu nog met een golflengte van 193nm, wordt door een masker geschenen. Dat masker of reticle bevat de gewenste structuren van de chip en veroorzaakt donkere en lichte, of belichte en onbelichte, regionen. Daar waar de wafer belicht is, wordt het fotoresist vloeibaar en kan het in de volgende stap weggewassen worden. De wafer met chips bevat nu dus plekken waar het siliciumdioxide op de wafer toegankelijk is en delen waar de fotoresist nog een afdeklaag vormt. Met etsen wordt het SiO2 verwijderd en kan het onderliggende silicium bewerkt worden.

De fotoresist is overigens ook de reden waarom cleanrooms voor chipproductie altijd geel zijn. Normaal daglicht wordt namelijk gefilterd, omdat het de fotoresist zou laten uitharden. Door geel (of groen) licht, dat minder energetisch is dan blauw licht, te gebruiken, wordt dat voorkomen.

Vervolgstappen: etsen, doteren en opdampen

Etsen, doteren en opbrengenHet bewerken van het onderliggende silicium kan een aantal vormen aannemen, al naar gelang de gewenste structuur waaraan gewerkt wordt. De eenvoudigste vorm is een depositiestap, waarbij een laagje materiaal op de wafer wordt aangebracht. Waar de wafer niet afgeschermd is, kan dat laagje zich aan het silicium hechten en waar nog siliciumdioxide zit, kan dat niet. Het materiaal kan van die plaatsen makkelijk in een schoonmaakstap verwijderd worden. De materialen in de depositiestappen kunnen onder meer met dampafzetting worden aangebracht, waarbij weer onderscheid wordt gemaakt tussen chemische en fysische depositie.

Een andere stap kan het doteren van het onderliggende silicium zijn. Silicium is een halfgeleider, maar voor transistors zijn verontreinigingen nodig die van silicium een n-type- of p-typehalfgeleider maken. Dergelijke verontreiningen worden in de vorm van vreemde atomen, bijvoorbeeld fosfor of boor, in het silicium gebracht. Dit doteren gebeurt meestal met een bombardement van ionen of door diffusie.

Tussen elke twee ets-, depositie- of doteringsstappen moet weer een laagje oxide aangebracht worden om bestaande structuren te beschermen. Daarom kost het maken van een enkele laag transistors vele stappen. Een complete chip heeft honderden stappen en tientallen maskers nodig voordat hij gereed is.

Metaallagen in chipHet produceren van de transistors zelf wordt het front-end-of-lineproces of FEOL genoemd. De transistors moeten echter ook aangestuurd en aangesloten kunnen worden, zowel onderling als naar buiten toe. Daartoe is een aantal metaallagen nodig, die transistors op verschillende niveaus met elkaar of met de externe pinnen verbinden. De productie van deze lagen wordt de BEOL of back-end-of-lineproductie genoemd. Zo zijn er voor transistors al drie aansluitingen nodig: voor de gate-elektrodes, voor de source-elektrodes en voor de drain-elektrodes.

Uiteindelijk moeten bovenop de aansluitingen worden aangelegd en worden de chips voorzien van een beschermlaag, ook wel passiveringslaag genoemd.

Controle en binning

Wafer-testingNatuurlijk is de chip nog niet klaar, maar de wafer zit nu wel vol met chips die in principe functioneren. Om dat te controleren wordt de wafer aan inspecties onderworpen, zowel optisch als functioneel. De functionele inspectie kan in speciale apparaten gebeuren, die contact met de elektrische contactpunten maken en zo de chips individueel testen. Vaak hebben chips testpunten speciaal voor wafertests, zodat snel gecontroleerd kan worden of belangrijke delen functioneren. Chips die defect zijn, worden meestal gemarkeerd met een druppel kleurstof, zodat ze niet onnodig verder bewerkt worden. Het zou zonde zijn een defecte processor in een doos te stoppen.

Het kan ook voorkomen dat een chip deels functioneert. Denk bijvoorbeeld aan een multicore-processor of aan een nandchip met geheugenblokken. In dat geval hoeft de chip niet per se compleet afgeschreven te worden, maar kan hij nog als minder goed onderdeel gebruikt worden. Zo kan een processor met slechts twee in plaats van vier cores of op een lagere kloksnelheid gebruikt worden. Dit proces wordt binning genoemd; de testmachine sorteert de individuele chips in virtuele bakken of bins. De best presterende chips worden eruit geselecteerd, het zogeheten cherry picking, en worden als premiumproduct verkocht. De mindere worden lager geklokt en als goedkoper product toch nog nuttig gemaakt.

Een geheugenchip die niet geschikt is voor een ssd, kan bijvoorbeeld nog dienstdoen in een usb-drive of geheugenkaartje en een gpu kan in plaats van 2048 streamprocessors 1024 of 1536 processors gebruiken. Soms worden defecte delen daartoe fysiek onklaar gemaakt, bij grotere nodes met een laser, maar steeds vaker door een hoge spanning door een efuse array te sturen om blokken uit te schakelen. Soms gebeurt dit echter met firmware, zodat een ondernemende tweaker in sommige gevallen functionaliteit van een chip kan herstellen. Zo is het in het verleden mogelijk geweest om van triplecore-AMD-processors quadcores te maken en recenter kon je van een AMD RX 460 met 896 streamprocessors de resterende 128 cores unlocken om alle 1024 processors van de chip beschikbaar te maken.

Meestal heeft het onklaar maken van chipdelen echter een reden. Soms kunnen defecten in het fabricageproces tot gevolg hebben dat regionen echt niet werken of alleen op lagere snelheden dan de rest van de chip. Door het 'binnen' van de chips haalt de fabrikant toch een zo hoog mogelijke opbrengst uit zijn wafer. Dat is altijd de bedoeling trouwens; fabrikanten controleren continu de kwaliteit van het productieproces om dit te optimaliseren en defecten op te sporen. Dit moet de yield van het fabricageproces optimaliseren.

Wafer zagenNa controle van de chips moeten ze nog uit de wafer gezaagd en individueel verpakt worden. Dat opdelen van de wafer kan met een diamantzaag, met een laser of door ze met een scherpe punt in te krassen en los te breken. Een losse chip, of die, zoals ze eigenlijk genoemd moeten worden, is nog niet bruikbaar en moet verpakt worden. Op de contactpunten worden daartoe gouddraadjes gesoldeerd die weer met grotere contactpunten op de verpakking in verbinding staan. De verpakking kan bestaan uit een pcb-substraat, of uit een metalen of plastic behuizing, al naar gelang de toepassing van de chips. Als laatste stap kan de volledige chip nog eens functioneel getest worden en eventueel weer in verschillende bins worden geclassificeerd.

Steeds kleiner

We gaven al eerder aan dat de industrie steeds zoekt naar manieren om chips kleiner te maken en daar hoe langer hoe meer moeite mee heeft. Laten we eerst kijken waarom het gewenst is om steeds kleinere transistors te maken en dan waarom dat steeds lastiger wordt.

Mosfet-diagramEen transistor werkt met een channel tussen een source en een drain, een kanaal tussen de in- en uitgang dus. In uitgeschakelde toestand geleidt het channel niet, en vloeit er geen stroom tussen source en drain. Om dat te veranderen, moet er een kleine spanning op de gate-elektrode gezet worden. Die trekt, afhankelijk van het type transistor, positieve of negatieve lading naar het channel en maakt dit geleidend. Hoe groter dat channel is, hoe meer lading nodig is om het voldoende geleidend te maken. Een kleinere transistor is dus niet alleen zuiniger doordat er minder stuurstroom nodig is voor het channel, hij kan ook sneller schakelen doordat het channel sneller kan worden gevuld. Er zijn n-type transistors in een chip en p-type, met respectievelijk een overschot aan negatieve lading en met een overschot aan positieve lading. De dotering van het silicium dicteert welk type gemaakt wordt.

Bovendien kun je natuurlijk simpelweg meer transistors op een chip kwijt als ze kleiner zijn. Volgens de Wet van Moore verdubbelt het aantal transistors in een schakeling ruwweg elke twee jaar. Met meer transistors kun je meer rekenen en worden je processors of andere chips krachtiger.

Kleiner betekent echter ook lastiger. Als transistors kleiner worden, blijft er minder materiaal over om actief te zijn. Zo wordt het channel kleiner, waardoor er minder ruimte voor elektronen overblijft. Voor de gate is dit probleem nog groter en met de nieuwste processorgeneraties wordt het aantal elektronen zelfs telbaar en blijven er slechts tientallen elektronen over om het channel aan te sturen.

ImmersielithografieVoor kleinere transistors moet de lithografiestap natuurlijk ook kleiner; je moet immers kleinere structuren in de fotoresist belichten. Het licht op een kleiner puntje laten samenkomen met betere lenzen is daarvoor een optie, maar lenzen kunnen niet oneindig verkleinen. Een trucje om iets verder te verkleinen is immersielithografie. Immersie, een mooie manier om te zeggen dat tussen lens en wafer een druppel vloeistof wordt gebruikt. Dat zorgt ervoor dat er meer licht de wafer kan bereiken, omdat door gebruik van vloeistof in plaats van lucht minder interne reflectie in de lenzen optreedt. Met water verhoogt de brekingsindex van 1,0 voor lucht naar 1,44 voor water bij gebruik van licht met een golflengte van 193nm. Met het gebruik van speciale vloeistoffen kan dat verder verhoogd worden naar ongeveer 1,8. Alle moderne chips worden momenteel gemaakt met 193nm-immersielithografie. De kleinste features die zo met een enkele belichting gemaakt kunnen worden, komen op ongeveer 40nm.

Die kleinste features, ook wel de half pitch of critical dimension genoemd, kunnen nog kleiner gemaakt worden door wafers extra te belichten om preciezere structuren te maken of door licht met een kleinere golflengte te gebruiken. Dat eerste wordt met onder meer computational lithografie bewerkstelligd. Daarbij worden structuren niet direct door het masker gedicteerd, maar wordt gebruikgemaakt van verschijnselen als interferentie van het licht. Ook wordt de breking van het licht precies gemodelleerd door een computer, zodat exact kan worden voorspeld hoe het licht wordt gebroken in de lenzen en de fotoresist.

Een veelbesproken andere optie is gebruikmaken van een andere lichtbron. Aangezien de kleinste feature size, vaak ook critical dimension genoemd, direct afhankelijk is van de gebruikte golflengte, zijn we in het verleden overgestapt van kwiklampen met golflengten van 436 en 365nm als lichtbron naar de huidige 193nm, afkomstig van lasers. De volgende stap bestaat uit nog kortere golflengten en dan wordt het licht extreem ultraviolet genoemd. Dat blijkt bijzonder lastig te implementeren, maar langzaam maar zeker komt euv-lithografie in zicht.

ASML euv-machineEuv-lithografie maakt gebruik van euv-licht met een golflengte van ongeveer 13,5nm. Zou het hele optische stelsel hetzelfde blijven, bij dezelfde brekingsindices en aperturen, dan zou euv tien keer zo kleine structuren kunnen maken als deep uv-lithografie zoals die nu wordt ingezet. Uv-licht wordt echter door vrijwel alle materialen geabsorbeerd, waardoor het richten van het licht veel lastiger is. Zeiss, dezelfde fabrikant die voor ASML de 193i-lenzen maakt, produceert ook de euv-lenzen. Dat zijn dan echter reflecterende 'lenzen' in de vorm van parabolische spiegels, omdat euv anders simpelweg door de lenzen geabsorbeerd zou worden. Bovendien moet het hele proces in een vacuüm plaatsvinden, waardoor het verder wordt bemoeilijkt. Ten slotte is de lichtbron voor euv-lithografie minder krachtig dan die voor 193nm-lithografie, maar is er veel meer stroom voor nodig. Dat leidt weer tot een lagere waferdoorvoersnelheid dan immersielithografie, maar ook daarvoor gloort licht aan de horizon; de waferproductie komt langzaam in de buurt van rendabele hoeveelheden.

Tot slot

De Wet van Moore is jarenlang een leidraad voor de halfgeleiderindustrie geweest en fabrikanten wisten elk obstakel te overwinnen om verder te kunnen scalen. Zo werd er overgestapt van kleine naar grotere wafers, waren er migraties naar lithografieprocessen met kleinere golflengtes en zagen we materiaalinnovaties waarbij de gebruikte materialen tot op atoomniveau worden aangepast.

Voor de allernieuwste processors en andere chips blijft de vraag naar zuinigere, krachtigere chips vanuit producenten en consumenten aanhouden. Wie wil immers geen apparaat dat zijn taken supersnel uitvoert en bijna geen stroom gebruikt? Om dat bij elke generatie kostenefficiënt te kunnen doen is steeds complexere apparatuur nodig, waardoor de investeringen groter en groter worden. De enige manier om dat terug te verdienen zonder de prijzen tot onacceptabele niveaus op te drijven, is schaalgrootte. Voor cutting edge hardware blijven er dan ook steeds minder fabrikanten over. Slechts een handjevol fabrikanten heeft de financiële middelen die nodig zijn om de nieuwste chips te produceren en wie dat niet kan, besteedt zijn productie uit.

Chip in dil-package

We moeten echter niet vergeten dat smartphonesocs, processors, gpu's, ssd's en geheugen slechts het zichtbaarste deel van de halfgeleiderindustrie vormen. Het aantal chips dat op grotere, veel minder complexe procedés wordt gemaakt, is zo groot dat we vaak maar het topje van de ijsberg zien. In de halfgeleiderindustrie worden honderden miljarden omgezet, goed voor duizenden miljarden aan omzet in de technologiesector. De grootste tien chipfabrikanten zijn verantwoordelijk voor minder dan de helft van de totale omzet en voor een nog veel kleiner aantal chips. De allergrootsten blijven dus nog wel even innoveren met onder meer euv en exotische materialen, maar chipproductie zoals hier beschreven zal nog jaren en jaren een plaats in de fabrieken houden.

Lees meer

Reacties (83)

83
79
42
10
1
19
Wijzig sortering
Ik ben zelf regelmatig in de fabs van (toeleveranciers van) fabrikanten als Apple, Samsung geweest toen ik nog werkte voor, het tevens Nederlandse, Besi uit Duiven dat o.a. leverancier is van packaging equipment.

Chips moeten niet alleen veel kleiner worden, maar ook steeds dunner ten behoeve van o.a. smartphones, tables en wearables . Dat geeft vooral grote uitdagingen voor de fabrikanten van packaging equipment. Het molding proces (het verpakken van de chip in het zwarte beschermende omhulsel) is een grote uitdaging. Na het proces van wirebonding zitten er soms wel duizenden kleine gouden draadjes tussen de chip en de contactpunten op de print. De compound moet hier netjes tussendoor zonder dat deze draadjes tegen elkaar gedrukt worden en daarmee de chips (deels) waardeloos maken.
Ik vind het dan ook wel jammer dat jullie het artikel nogal afgeraffeld hebben. Het laatste deel van het productieproces, waar o.a bonding en packaging onder vallen, wordt helaas in slechts 3 zinnen beschreven, terwijl ook hier grote uitdagingen liggen en daar ook makkelijk een pagina vol over geschreven kan worden.

ASML is de grootste en meest bekende Nederlandse speler in deze markt, maar juist hier op Tweakers zou je verwachten dat ook de andere spelers aandacht krijgen. Een extra pagina waar deze bedrijven genoemd worden was een leuke toevoeging geweest.

[Reactie gewijzigd door Farmerwood op 22 juli 2024 15:49]

Alles is 'afgeraffeld' (om jouw woorden te gebruiken) in dit artikel, omdat Tweakers hier een mijn inziens prima overzichtsartikel heeft geschreven, en geen driedelig boekwerk.

Maar zijn er nog chips waar ze duizenden wirebonds hebben? Alleen de grootste serverchips hebben uberhaupt zoveel pinnen, en zelfs als alles gedualbond is moet je het over de grootste chips hebben, zoals CPUs, om aan die getallen te komen. En ik neem aan dat die niet gewire bond worden.
De laatste keer dat ik bij een fab was, was eind 2014 bij een toeleverancier van Qualcomm. Dat was voor een project waarbij we bezig waren met de nieuwste chips die gemold moesten worden. Op de strips die gemold worden zitten meestal enkele tientallen chips, dus dan zit je al snel aan duizenden wires per strip.

Vond het altijd wel een mooi gezicht om de ruimtes te zien waar meestal vele honderden wire bonders staan die soms wel 8 uur bezig zijn om een enkele strip volledig van wires te voorzien.
Er vind idd wel langzaam een verschuiving plaats naar gestapelde chips waar dan dus ook minder wires nodig zijn. Ik werk intussen al enkele jaren niet meer in deze branche, dus weet niet hoe ver die ontwikkeling intussen is. Gezien de trend van steeds dunnere apparaten zal het ook nooit de enige methode kunnen worden.
Het back-end proces wordt vaak over geslagen die maakt nu net de chip herkenbaar en handelbaar.
Maar ook het front-end proces is zeer beknopt op geschreven wat niet vreemd is omdat de productie van een chip zeer complex is.
De in nederland bekenste toeleverancier is asml maar de grootste is applied materials die kunnen feitelijk de complete productie lijn neer kunnen zetten op de lithografie machines na.
Precies, het gaat in dit verhaal vnl. over litho, terwijl er zoveel meer gedaan wordt.

Ik heb zelf bij AMAT (applied materials) gewerkt, en ook daar zijn zeer specialistische apparaten ontwikkeld.
Hier in oudenaarde staan er nog wat P5000's in volle productie. Ze zoeken er nog techniekers voor :p Ikzelf werk af en toe aan centura ultima+ toestellen.

[Reactie gewijzigd door AlbanVE op 22 juli 2024 15:49]

Is te ver van mijn woonplaats ;)
Ik mis dat inderdaad ook in het verhaal. Erg boeiend om meer te lezen over hoe die dunne plakjes processor worden gemaakt, maar hoe dat plakje wordt gekoppeld aan een heatsink en de LGA is mij nu nog steeds een raadsel.
Oke, zou het vast wel kunnen vinden als ik zoek, maar het zou juist een mooi onderdeel zijn van een overzicht als dit.
Heb je gelijk in, daarbij wordt er door tweakers ook gesuggereerd dat de overige stappen niet duurder worden door de overstap naar 450mm. Maar daar liggen juist ook veel uitdagingen, zeker op het gebied van Epitaxy. Met name vlakheid is dan een issue.
Dat hielp inderdaad, wat een coole aflevering :)! Ik ben benieuwd hoe een hedendaagse versie van Klokhuis de huidige stand van zaken zou presenteren..
nu is het wel duidelijk ;)
Wafer steppers worden al heel lang niet meer gemaakt bij ASML, Tegenwoordig worden er alleen nog maar wafer scanners gemaakt. Simpele uitleg. Dit doen ze zo omdat ze dan het beste deel van de Lens kunnen gebruiken.

https://www.youtube.com/watch?v=itcPdCrMi9U
Het markeren van defecte chips door middel van kleurstof wordt steeds minder gedaan, omdat dit ook contaminatie kan veroorzaken (waardoor goede chips als defect worden gezien, of zelfs daadwerkelijk defect worden).

In plaats daarvan worden 'wafermaps' opgeslagen, die gevisualiseerd worden zoals op de screenshot op pagina 7. Als dit allemaal goed afgestemd is tussen test en assembly (iedereen gebruikt andere file formaten en coordinatensystemen etc.) en de machines correct zijn uitgelijnd op de 'maps', kunnen testresultaten als input gebruikt worden voor picking, waardoor dus de foute chips niet worden opgepakt uit de wafer en vanaf dan ook niet meer verder komen in het proces.
Ik heb dit artikel met veel interesse gelezen, voor mezelf is het gemakkelijker voor te stellen, ik werk namelijk als technieker in zo'n fab in Oudenaarde, België. Sinds enkele jaren in handen van ON Semiconductor, daarvoor Ami's, Alcatel en Beltelefon (Dacht ik, zo lang draai ik nog niet mee, het bedrijf is gestart rond 1990).

Het is al één van de oudere fabs, maar waar nog voldoende 'rek' op zit. De toestellen zijn zo duur niet meer, enkel eisen ze meer en meer onderhoud en de stukken zijn moeilijker verkrijgbaar aan het worden. Ik kan me voorstellen dat we binnen afzienbare tijd een 3d-printer gaan nodig hebben.

Bij ons is productie zelfs nog op 150mm (6") wafers, maar de droom is al enkele jaren om naar 8" over te schakelen (3/4 van het toestellenpark zou dit na eventuele ombouw ondersteunen).
Onze fab loopt momenteel tegen zijn limieten aan, geen plaats meer om toestellen bij te plaatsen.
Een schaalvergroting zou dit deels oplossen.
Die investering is vooralsnog niet goedgekeurd vanuit de Verenigde Staten wegens te hoge kosten (Zeer hoge personeelskost, hier werken +- 200 arbeiders in een volcontinue 5-ploegensysteem).

In de fab zelf gaat eigenlijk niets machinaal, het zijn nog steeds de operatoren die de toestellen bedienen (Sinds enkele jaren wordt alles wel geautomatiseerd voor het laden van de juiste recepten en processtijden). Tien jaar geleden moesten de zuurbaden nog manueel bediend worden, dus moest je maken dat de wafers er op tijd uit waren...
Door het formaat van de wafers zijn het ook nog open boxen, wat wel een voordeel is als ik enkele testwafers moet nemen, dan neem ik ze er wel uit met een vacuumpincet.

Onze lithomachines zijn van Canon, maar ik werk niet aan deze toestellen, dus kan ik er weinig over zeggen. Mijn toestellenpark bestaat uit Tegal, LAM en Novellus, af en toe nog wat Amat.
Tegal en Novellus bestaan zelfs niet meer.

Ergens las ik dat fabs een eigen stroomvoorziening hebben, wij zijn afhankelijk van het net, met voor de helft van de toestellen backup-dieselgeneratoren. Dit lijdt tot een powerdip of vier per jaar (waarvan minstens één zeker een externe oorzaak heeft).

Waarom we nog bestaan in België?
Hier maken we vooral automotive parts, getuige de audits die we regelmatig krijgen van Conti, Bosch,... . Qua technologie kunnen we nog goed mee met de rest, wij moeten (nog) niet zo klein gaan als de processorfabrikanten. Ik denk dat we bij ons nog over micrometer spreken zelfs.
Kleinere dies beginnen een probleem voor onze iets oudere toestellen te worden (jaren 80), gelukkig komen arduino's to the rescue om real time processcontrole te doen en eventueel het toestel te onderbreken zodat de wafer gered kan worden.

Er valt nog veel meer te vertellen, maar een Amerikaans bedrijf is er nooit happig op dat een werknemer teveel info geeft. Misschien een idee voor Tweakers om eens langs te komen? Wie weet willen ze wel een rondleiding geven, vergeet mij dan wel niet mee te vragen! ;)

[Reactie gewijzigd door AlbanVE op 22 juli 2024 15:49]

Dat is serieus een leuk idee! :-)
20 jaar geleden begon ik daar ook als technieker en na 12 jaar gestopt als equipment engineer.

Het 8" upgrade verhaal heb ik vele malen langs zien komen en het komt er eenvoudigweg niet.

Je zegt dat de toestellen niet zo duur meer zijn. Waar jij werkt klopt dat: On Semiconductor heeft enorme magazijnen staan met zeer oude apparatuur waaruit ze naar believen kunnen kiezen.

De automatisatie van het laden van recepten en procestijden: daar heb ik zeer actief aan meegewerkt. Sommige toestellen ondersteunden zelfs geen SECS/GEM dus het was bij tijden nogal een uitdaging 8)7
Weet je dat dat gebeuren volledig op RS232 draait?

Het kleinste wat daar ooit geproduceerd werd is 0,35 um.
Wat daar nog rendabel uit kan komen zijn high voltage producten wat ze trouwens nog erg goed doen; die fab had eigenlijk al jaren dicht moeten zijn.

Wat daar in de begindagen een fantastische technologisch avontuur was is nu niet meer dan een citroen die door een paar Amerikaanse handen wordt uitgeknepen.
@tweakers gewoon DOEN...
Leuk en interessant artikel én een lekker begin van de dag zo. Ik vraag me wel af waarom er niet (bijvoorbeeld) gekozen is voor EUV techniek met een iets hogere golflengte als het zo lastig blijkt om de golflengte van 13.nm rendabel te maken; zou het niet vlugger gaan als je de stap van de huidige techniek naar de nieuwe niet zo enorm maakt (193nm naar 13.5 is nog al wat) of werkt de techniek niet zo? :+
Een van de redenen is dat onder de 193nm veel materialen plotseling geen licht meer doorlaten. De belangrijkste daarvan is water (nodig voor immersie). In deze grafiek zie je de enorme toename van absorptie rond die golflengte. Maar iets vergelijkbaars geldt voor het glas van de lenzen en voor lucht.

Om die redenen krijg je grote technische problemen bij <193nm.
En als je die dan toch hebt, dan kan je maar beter een grote stap nemen naar 13.5nm. Die 13.5 is dan ook weer uitgekozen omdat het bepaalde voordelen heeft, qua reflectie van materialen en de mogelijkheid om dit licht efficient te genereren. De details daarvan ken ik niet.
Ik weet niet meer precies welke van de twee er eerst was, maar ze gebruiken die 13.5nm omdat in een tin plasma op deze golflengte een gigantische emissie piek zit. Waarom? geen idee en daar wordt nog hard onderzoek naar gedaan om zo mischien het productie proces efficienter te maken.

Daarnaast hebben ze ook multilayer mirrors kunnen maken(een soort stapel spiegel waarbij elke spiegel een stukje van het licht reflecteert) die ook rond de 13.5 nm goed kan reflecteren. Deze samenkomst van een "effieciente" bron en spiegel maakt het gebied(volgens mij gebruiken ze ~2% van 13,5nm als bandbreedte) rond deze golflengte zo interessant.
In het verleden is er redelijk wat onderzoek gedaan naar 157nm litografie, maar wegens technische problemen werd er besloten om 193nm verder te pushen. Zie bijvoorbeeld dit artikel uit 2003 waarin Intel aankondigt niet verder te gaan met 157nm: http://www.eetimes.com/document.asp?doc_id=1175202

Volgens mij is in de tussentijd de technologie en vraag zodanig bevorderd dat het logisch is om als volgende stap in EUV te investeren.
Ik vraag me altijd af waar het zand vandaan komt die de Wafer fabrieken gebruikt om de boules te maken. Dit moet toch aan een bepaald "reinheid" voldoen ?
Dat valt wel mee. Bij kristallisatie wordt het kristal altijd zuiverder dan het bronmateriaal. Het kan zijn dat je meerdere keren moet kristalliseren om de benodigde zuiverheid te bereiken. Dat betekent dat zuiverder zand je productie iets sneller en dus goedkoper maakt.
Ok, maar waar scheppen ze het op ? Komt het uit de Sahara of uit een of andere exotische groeve uit de buurt van de Wafer fabriek ?
Op vrij veel plaatsen wordt silicium geproduceerd, het is immers het op twee na meest voorkomende element in de aardkorst (27.7%). Een voorbeeld in Europa is het Noorse plaatsje Thamshavn waar het Chinese Elkem silicium produceert voor de foundry industry.
Gewoon een dagje strand pakken en de schoenen uitkloppen in de machine.
Interessant artikel!

Gekke vraag misschien, maar hoe krijgt men zo'n enorme ruimte zo schoon dat het een clean room genoemd kan worden? Alle machines van ASML worden bij mijn weten gebouwd in clean rooms, maar gedurende verpakken en transport alles stofvrij te houden lijkt me verdraaid lastig.
Apparatuur wordt in speciale stofvrije kisten verscheept.

Maar voordat het een FAB binnenkomt wordt het eerst nog weer grondig gereinigd.

Om een clean room stof vrij te krijgen kost veel tijd en ventilatie. Ik geloof dat bij NXP destijds in MOS4 dit een half jaar kostte.
Hier bij ons een kleine twee weken leeg staan draaien. Vergeet niet dat de ventilatie van boven naar onder werkt, dus het stof slaat altijd neer.
Er zijn verschillende cleanroom standards die corresponderen met het aantal deeltjes per kubieke meter. Zonder erbij te vermelden in welke ISO klasse die cleanroom zit heeft 'twee weken' niet zoveel waarde. ;)
Cleanroom heeft ook weer klasses,zelf werk in een iso 7 waar we doen alsof het iso 6 is,zodat je minder kans op problemen hebt.
Misschien eens interesant om het process te beschrijven hoe het design process nu werkt.
Dit process is waarschijnlijk nog complexer zijn dan de echte productie van een chip.
Ook de productie van een masker is behoorlijk complex maar ook interessant.
Het error budget daar is no g kleiner dan in de echte productie. Vooral omdat bij EUV 1x
masker worden gebruikt.
Je zegt dat een EUV masker maar 1x gebruikt kan worden? Indien dat zo is, kan ik je vertellen dat EUV maskers wel meer dan 1x gebruikt kunnen worden.

Overigens vind ik hetzelf veel interessanter hoe wij een stage (~30 kg) accelereren met een versnelling van bijna 40 m/s^2 en nog steeds nanometer nauwkeurigheid kunnen bieden :+

[Reactie gewijzigd door Chip. op 22 juli 2024 15:49]

Nee ik zeg dat een EUV masker een 1 op 1 masker is. Figuren op het masker hebben dezelfde grote als op de wafer. Bij andere maskers wordt er meestal een vergrotingsfactor gebruikt (4x of 5x) en zijn de figuren op het masker dus groter dan op de wafer.
Dit maakt het makkelijker om binnen het error budget te blijven.

En inderdaad de stage, ik neem maar even aan dat je van een stepper of scanner bedoeld is een erg complex iets. In geval van EUV (of een ebeam) is het nog complexer omdat het hele geval zich in vacuüm bevind. Dat maakt het nog complexer.

Al met al zijn er erg veel disciplines nodig om aan een werkende chip te komen :-)
Hoi Omeijer,

EUV machine van ASML maakt gebruik van 4x reductie. Zie ook ASML website van de NXE:3300B.
Als ik het me goed herinner zijn de activiteiten voor de overstap op 450mm wafers allemaal op de lange baan geschoven.
Als ik het me goed herinner zijn de activiteiten voor de overstap op 450mm wafers allemaal op de lange baan geschoven.
Geen idee of dat zo is, maar vanuit de gedachte dat je eerst uit de siliciumstaaf wafers moet zagen denk ik dat de winst per volume silicium wel eens tegen kan vallen.
Filmpje van het zagen (vanaf 2:40 spreekt men engels)
Grotere wafers lijken misschien interessant 'want er passen meer chips op'. Maar de uitwijking van de zaagdraad tov de waferdiameter neigt naar groter, en wellicht moet de zaagdraad zelf ook dikker worden.
Ik verwacht dat je evenredig meer volume moet wegzagen en op een grotere minimum-waferdikte moet rekenen als je de diameter vergroot.

[Reactie gewijzigd door Bruin Poeper op 22 juli 2024 15:49]

De grootste kostenpost zit niet in het gebruikte silicium maar in de machines, cleanroom en doorlooptijd (ruim een maand volgens artikel). Door de diameter met de helft te vergroten krijg je een ongeveer 2x zo groot oppervlak. Daar zit dus de echte winst, er is een hefboomwerking: de investeringen in apparatuur x 1.5 levert een oppervlak van 1.5 * 1.5 = 2.25
Daar zit dus het echte verlies!

Chipmaker (Intel, TSMC, Samsung, GloFo et all) belt apparaat bouwer (Amat, Shinetsu, ASMI, ASML, TEL, KLAC et all): "Luister, als we van 200mm naar 300mm gaan is super goed voor de industrie! Kostenbesparing!"
Bouwer: "Oké, maar weer moeten al onze apparaten opnieuw ontwerpen, kost geld"
Chipmaker: "Jammer dan, toch doen!"

Bouwers doen het, veel kosten, het resultaat: Klanten kopen 2x zo weinig machines! Balen...

Chipmaker belt weer: "We willen naar 450mm!"
Bouwer: "Dikke snikkel met jullie, de vorige overgang hebben we nog niet eens terugverdiend!"
Right, en kapitalisme werkt niet... de prijzen zullen omhooggevallen zijn voor de 300mm apparaten en meer verkopen zullen ook wel motiverend zijn (Hey ik heb een nieuwe machine, 30% duurder maar 300mm wafers dus je bespaard flink!)

450 zal of veel duurdere apparaten opleveren of in elk geval minder opleveren dan het extra kost, niet meer niet minder.
Onjuiste aannames. De vice-president van KLAC vertelt vanaf ca 11:00 dat de apparaat- bouwers volledig betaalden voor de overstap naar 300mm:

https://m.youtube.com/watch?v=qbkhBkC6u9Y

Harry Niedecken van Laytec merkt op: " The reason for the drive to 450mm wafers, is that the original cost model used to move from 200 to 300mm wafers was - wrong. The model made certain assumptions about the equipment and installation costs which drove the decision to 300mm vs the more correct 400mm. In general, these cost models were overly idealistic, and under estimated the cost of equipment development."

Kapitalisme werkt alleen in een volledig geïnformeerde markt zoals u vast weet.

Flink besparen is niet aan de orde, de overgang naar 450mm levert niet meer dan 10% op en kost $25 miljard. De overgang naar 300mm leverde goedkopere chips op omdat tegelijk werd overgestapt naar FOUPs en automatische 'handling' van de chips:

http://www.semi.org/en/wa...n-450-mm-5-misconceptions

Kortom, in tegenstelling tot u beweren de makers (en met ale respect, die geloof ik eerder dan u) dat het meer kost dan het opbrengt.
Kortom, in tegenstelling tot u beweren de makers (en met ale respect, die geloof ik eerder dan u) dat het meer kost dan het opbrengt.
Dat was precies wat ik zei:
450 zal of veel duurdere apparaten opleveren of in elk geval minder opleveren dan het extra kost, niet meer niet minder.
Terwijl jij beweerde dat het een kwestie was van de bouwers die niet wilden dat hun klanten een 450 mm wafer apparaat zouden kopen want dan verkochten ze minder:
Bouwers doen het, veel kosten, het resultaat: Klanten kopen 2x zo weinig machines! Balen...

Chipmaker belt weer: "We willen naar 450mm!"
Bouwer: "Dikke snikkel met jullie, de vorige overgang hebben we nog niet eens terugverdiend!"
De bouwers leveren gewoon waar de klanten voor willen betalen. Maar de klanten willen niet betalen omdat 450mm gewoon niet genoeg voordeel oplevert. Zoals je verhaal hierboven dus ook bevestigd. Gewoon kapitalisme ;-)

Op dit item kan niet meer gereageerd worden.