Ik bedoel daarmee dat het kennelijk niet gewoon even de laatste nieuwe ASML machine kopen
Flauwe vergelijking (want die gaan altijd mank), maar toch:
ASML maakt niet veel meer dan het aller, aller, aller-geavancerste (en dus ook duurste) koksmes.
En Applied Materials misschien de aller, aller, aller-geavanceerste koekenpan.
TSMC runt daarmee een driesterren-restaurant; zeg de Librije of zo.
Intel en Samsung hebben hun restaurant allebei naast de Librije gevestigd, en runnen daarmee een twee-sterren restaurant, maar willen graag naar 3; want anders komen de klanten alleen naar hun toe als ze aanzienlijk goedkoper zijn dan de Librije.
GloFo had geen zin meer in de investering voor een driesterren, net zoals Sergio Herman, en heeft de sterren vrijwillig ingeleverd om zeer gespecialiseerde gerechten te maken; allemaal voor een beperkte doelgroep qua processen. Beperkt is dus niet qua aantal chips, want besef je goed: 80% van de mobiele telefoons bevatten chips die bij GloFo gemaakt zijn!!!
Wat is dan het verschil? Wat doen die restaurants nou eigenlijk met die apparatuur?
Het belangrijkste is het bedenken van het recept, het testen van het recept, de medewerkers opleiden om het recept te maken; en dan vooral ook: Het allemaal zo maken, dat het recept zo min mogelijk vaak tot een verkeerd gerecht leid.
In dat laatste stuk is TSMC het beste, punt.
Intel heeft een heel geavanceerd recept, maar de >1000 samenwerkende chef-koks hebben zeer veel moeite het recept uit te voeren. Het is een recept met 1000 stappen, en omdat alles zo kritisch komt; recepten moeten precies tussen 68,3 en 68,5 graden worden verwarmd voor 113,3 seconden en dat soort processen, gaat het vaak fout. De bediening controleert het recept voor het opdienen, en bij het nieuwste 10nm-recept werd in het begin 90% in de prullenbak geflikkerd voordat het aan de klant gegeven werd. Dat kwam ook doordat er redelijk veel kobalt in het recept zat; een ingredient dat TMSC en Samsung in kleinere hoeveelheden door hun gerecht gooien.
Dus Intel greep veelvuldig terug op het 14nm-recept; dat de koks goed onder de knie hebben; en een decennium lang geperfectioneerd is.
Dan de vraag: "Ontwerpen AMD en Apple hun chips met de wetenschap dat ze bij TSMC gefabriceerd worden?"
Jazeker! Maar het gaat verder dan dat: TSMC ontwerpt een proces met de wetenschap dat Apple er een chip op gaat ontwerpen.
Dat is het verschil: Apple wil ieder jaar een nieuw en werkend proces. TSMC doet dat "agile", die kijken wat er binnen een jaar aan nieuwigheden in dat proces kan. Dus de looptijd van het project staat vast, en als er problemen zijn wordt de
scope van het project beperkt.
Bijvoorbeeld TSMC 10nm en N7+ (eerste EUV node) waren allebei niet zo succesvol; want wat in 1 jaar opgeleverd kon worden was niet aantrekkelijk genoeg voor veel bedrijven om af te nemen. Maar die processen waren
wel op tijd af!
Intel volgt het oude model: De scope ligt vat, het tijdspad niet. Als er problemen zijn, wordt de scope niet aangepast, maar de deadline wordt wel naar achter geschoven. Jarenlang zelfs. En dat moest, omdat het nieuw Intel CPU-ontwerp alleen maar op dat 1e nieuwe Intel-recept gemaakt kon worden. Rocket Lake is de eerste keer dat een nieuw ontwerp op een oud recept gemaakt kan worden, en vziw is het een redelijk gerdrocht, dwz het heeft maar max 8 kernen.
Dat was allemaal nooit een probleem, want Intel's fab "grootste klant"; Intel-CPU-ontwerp, liep toch nooit over naar een andere fab.
Intel is al jarenlang een van de grootste klanten van TSMC, maar dat gaat dan over 'trailing nodes' voor niet-CPU's. Ik vermoed northbridges, southbridges etc; maar dat is niet iets waar Intel trots op is.
Toen nam Intel Altera over, en die zaten al een poosje op TSMC. Dus de oud-Altera medewerkers van de Intel FPGA-afdeling hebben druk op Intel gezet, om naar TSMC te gaan.
En ook MobilEye: Die zaten op een sepcialistisch FD-SOI proces dat Intel en TSMC niet hebben. En die moesten aan de slag met de rotzooi die het Intel 10-nm proces is, dus de Intel automotive-afdeling heeft druk op Intel gezet dat ze hun ontwerp bij TSMC laten maken.
Dan nog Movius en Habana, zelfde verhaal: Die wilden gewoon een fatsoenlijke chip maken. Dus de AI-afdeling van Intel heeft druk gezet op Intel om naar TSMC te gaan.
Toen heeft Intel Jim Keller gehuurd voor GPU's, en drie maal raden wat die heeft gedaan, en waarom hij is weggegaan.
Dat boeit allemaal niet zoveel, want >100% van de
winst van Intel komt van CPU & "adjacent". Bovengenoemde afdelingen zijn geneuzel in de marge voor Intel.
Maar toen kwam het onvermijdelijke moment dat 'Intel 14nm' Xeon's het aflegden tegen 'TSMC N7 Ryzens'; en 'Intel 10nm' Xeons niet fatsoenlijk maakbaar bleken te zijn, vanwege het te complexe recept.
Dus wat belangrijk is:
-TSMC bedenkt ook een proces in samenwerking met Apple (en voor N7+ met Huawei, want Apple kocht dat proces niet)
-Het proces wordt aangepast aan wat de klant wil. Dus als er tussen zuinigheid en prestaties kan worden gekozen, gaan Apple en Huawei dat beinvloeden,
-Het proces, en de regels om voor dat proces te ontwerpen, wordt daarna zo snel mogelijk gedeeld met de makers van electronische ontwerp-automatisering sofware (EDA): Cadence, Synopsys en Mentor (Siemens). Die maken software waar de regels van het TSMC proces (PDK) al in verwerkt zijn,
-Apple, Huawei et all. gaan daarmee chips ontwerpen,
-Een jaartje later krijgt AMD dat praktisch uitontwikkelde proces bijna cadeau, met bestaande en geteste tools, ontwerp-software en best-practices erbij.
Intel bedenkt dus het proces vooral voor de CPU-afdeling. Als er tussen zuinigheid en prestaties kan worden gekozen, kan men raden wat de CPU-afdeling doorgaans koos.
En als het een dure en complexe oplossing met hoge prestaties was vs. een simpele met lage prestaties, dan was het altijd de complexe en dure: Door monopolie werd er toch wel zat winst op gemaakt. En waar bij TSMC het altijd telefoon-SoCs zijn als 1e klant voor een nieuw proces, is dat bij Intel dus de CPU-afdeling; dus die best-practices van Apple en Huawei, die heeft de CPU-afdeling van Intel helaas niet.
En wat houdt dat dan o.a. in, die best-practices, en voor Samsung / TSMC ontwerpen?
Welnu, soms kloppen de recepten niet helemaal. Samsung 7nm is hier een mooi voorbeeld van.
Stel, je gaat met zand lijntjes maken met een zebra-patroon (wit is lijn, zwart is "leeg"); en de zandkorrels moeten elkaar raken waar lijntes zijn. En niet raken waar geen lijntjes zijn.
Doe je dat met 1m brede lijnen, geen probleem. Met 1cm brede lijnen: Beetje goed mikken, een vormpje maken misschien, ook geen probleem. Maar bij 2mm kom je in de problemen:
Soms is de lijn onderbroken omdat twee zandkorrels elkaar net niet raken voor de witte lijnen; of soms raakt een 'wit' zandlijntje het 'witte' zandlijntje ernaast, omdat de korrels net een beetje uitsteken over het zwarte gedeelte, en dus de buurman 'raken'.
Dat staat bekend als Line Edge Roughness. Het probleem is nu, als je die zandkorrels van 1cm naar beneden laat vallen (met weinig energie), dan is de kans dat het lukt groter dan de kans als je ze van 1m naar beneden laat vallen (veel energie).
Zo werkt dat ook met fotonen; EUV-fotonen (Samsung / Intel 7nm, TSMC N7+) hebben meer energie dan DUV-fotonen (TSMC / Intel 10nm, Samsung 8nm).
En wat doe je dan als Samsung? Welnu, dan pas je je ontwerp-regels dus aan. Het ontwerp moet zo worden gemaakt, dat de kans dat lijntjes elkaar raken minimaal is. Dit had Samsung van tevoren verkeerd ingeschat; het is ze niet gelukt deze random-variatie genoeg onder controle te krijgen.
Dus degene die een Exynos-ontwerp op Samsung 7nm EUV maakt, heeft andere ontwerp-regels, dan Huawei dat een Kirin 990 (IIRC) op TSMC 7nm EUV maakte. Die regels worden door TSMC / Samsung / Intel opgesteld, doorgaans aan de EDA-leveranciers doorgegeven, en als PDK doorgegeven aan de ontwerpers.
[Reactie gewijzigd door kidde op 23 juli 2024 00:17]