Laten we eerst afspreken dat het gebruik van 'nanometer' in bovenstaande paginatitel de enige keer is dat we een node equivalent stellen aan nanometers, want zoals bekend is dat al jaren niet meer het geval. De N7-, N5- en N3-aanduidingen die hier volgen, zijn namen voor de nodes die TSMC hanteert; met pitches of andere dimensies van de logic-transistors van die nodes hebben ze niets te maken.
:strip_exif()/i/2003843016.jpeg?f=imagegallery)
Met dat uit de weg heeft TSMC al geruime tijd, sinds 2018, de N7-node in productie. Zoals dat gaat met nieuwe nodes en nieuwe procedés, begint dat met de eerste tape-outs, gevolgd door risk production en als alles goed loopt, volume production. N7 zit al lang en breed in die volumeproductiefase en TSMC pocht dan ook met maar liefst 1 miljard werkende dies die op de N7-node zijn geleverd, met de eerder genoemde AMD en Apple als grote klanten. De productie van de leading-edgenodes vindt plaats in Gigafabs, waarvan er vier operationeel zijn en een nieuwe gebouwd wordt voor N3. Fab 15 levert N7, Fab 18 levert beperkt N5 en uiteraard worden nog volop chips op grotere nodes geproduceerd. Dat is immers stukken goedkoper voor de klant.
| Node | Performancewinst (bij gelijk vermogen) |
Energiegebruik (bij gelijke prestaties) |
Dichtheid | Productiestart | Euv? |
|---|---|---|---|---|---|
| N7 (vs. N10) | +20% | -40% | 1,6x | 2018 | nee |
| N7+ (vs. N7) | +15% | -30% | 1,2x | 2019 | ja, 4 lagen |
| N7P (vs. N7) | +7% | -10% | 1,0x | 2019 | nee |
| N6 (vs. N7) | onbekend | onbekend | ~1,2x | 2020 | ja, 5 lagen |
| N5 (vs. N7) | +15% | -30% | 1,8x | 2020 | ja, 11-13 lagen |
| N5P (vs. N5) | +5% | -10% | 1,0x | 2021 | ja, onbekend |
| N4 | onbekend | onbekend | onbekend | 2022 | ja, onbekend |
| N3 (vs. N5) | +10-15% | -25-40% | 1,7x | 2022 | ja, onbekend |
De verschillen tussen de verschillende nodes: de aangegeven delta's zijn met de generatie ervoor (cijfers onder voorbehoud)
N7 bestaat uit twee smaken: eentje met en een zonder gebruik van euv. De eerste is N7FF en levert sinds 2018 wafers in volume. N7+ of N7FF+ is de euv-smaak die voor een paar lagen, vier naar verluidt, van euv-lithografie gebruikmaakt. Van de euv-loze N7 bestaat inmiddels ook een verbeterde versie, N7P, die echter wat specificaties betreft identiek is. Wel zouden chips zuiniger of sneller zijn dankzij verbeteringen in de feol en mol, afkortingen voor de front-end of the line en middle of the line, respectievelijk de transistorproductie en de verbinding van die transistors met de metalen interconnects. Dat levert onder meer een iets lager verbruik en iets hogere prestaties, maar vergt geen nieuw ontwerp, zoals N7+ wel nodig heeft.
:strip_exif()/i/2003843034.jpeg?f=imagegallery)
Naast de drie N7-smaken is N6 beschikbaar, dat volledig compatibel zou zijn met N7, maar iets meer lagen euv-lithografie gebruikt. Dat reduceert het aantal maskers dat voor multipatterning met duv nodig is, en levert accuratere resultaten en dus hogere yields op. Veel informatie over N6 gaf TSMC echter niet.
:strip_exif()/i/2003843032.jpeg?f=imagenormal)
Iets meer informatie over de opvolger van de N7-node, de N5-node, gaf het bedrijf wel. Niet zo lang geleden werd bekend dat een van de eerste high profile-klanten voor die node Apple wordt, dat zijn volgende generatie A14-soc op TSMC's N5 laat maken. Voor N5 wordt intensiever gebruikgemaakt van euv, maar voor hoeveel lagen dat precies is, is onbekend. Wel zou N5 flink hogere transistordichtheden mogelijk maken en bij gelijkblijvend vermogen ongeveer 15 procent meer prestaties dan N7 bieden, of 30 procent minder vermogen vragen voor dezelfde prestaties.
:strip_exif()/i/2003843030.jpeg?f=imagenormal)
Ook voor N5 is een verbeterde versie in ontwikkeling, die analoog aan de N7-node N5P heet. Met de reguliere N5-node die nu ramping is naar volume-manufacturing, moet N5P in de loop van 2021 volgen. Een van de eerste klanten voor dat procedé zou NXP worden, dat N5P-chips voor automotivetoepassingen gaat inzetten. Details over die chips gaf NXP niet echt, maar de chips zouden voor autonome voertuigen worden ingezet om meer 'edge'-rekenkracht te bieden. N5P zou weer 5 of 7 procent sneller zijn dan N5, of 10 tot 15 procent zuiniger.
:strip_exif()/i/2003843028.jpeg?f=imagegallery)
Voor het laatste kwartaal van 2021, met verwachte massaproductie in 2022, staat een verbeterde versie, analoog aan de N6-node, op de planning, die N4 heet. Ook voor deze stap zouden geen nieuwe ontwerpen gemaakt hoeven worden en zouden designs dankzij hergebruik van ip eenvoudig gemigreerd kunnen worden. N4 moet weer verbeteringen in transistordichtheid, prestaties en verbruik opleveren, maar cijfers daarover gaf TSMC niet. Wel zou de node, gezien de belofte van een reductie in het aantal benodigde maskers, weer intensiever gebruikmaken van euv-lithografie.
:strip_exif()/i/2003843026.jpeg?f=imagegallery)
De laatste node waar TSMC naar vooruitblikte, is de N3-node. Net als alle voorgaande nodes maakt ook deze node nog gebruik van finfet-transistors. TSMC ziet blijkbaar nog geen noodzaak lastiger te produceren alternatieve transistors als gate-all-aroundtransistors of bijvoorbeeld nanosheets voor N3 te introduceren. N3 moet ongeveer gelijktijdig met N4 opschalen, met een verwachte riskproductie in de loop van 2021 en volumeproductie in de tweede helft van 2022. Volgens TSMC maakt N3 een volledige stap ten opzichte van N5; het zou geen zogenoemde half-node worden. De verwachte verbeteringen zouden ongeveer 10 tot 15 procent voor de prestaties bedragen en 25 tot 30 procent voor vermogen; de logicdichtheid zou met 1,7x schalen.
:strip_exif()/i/2003766888.jpeg?f=fpa)
/i/1240844012.png?f=fpa)
/i/2003792882.png?f=fpa)
/i/2001665377.png?f=fpa)
:strip_exif()/i/2003725192.jpeg?f=fpa)
/i/1349425400.png?f=fpa)
/i/1235349650.png?f=fpa)
