TSMC: yield euv-procedé nu gelijk aan die met immersielithografie

De yield van het 7nm-procedé van TSMC met euv-machines is nu ongeveer gelijk aan die van TSMC's 7nm-productie met immersielithografie. Dat meldt de fabrikant. De massaproductie van de 6nm-versie zou over ongeveer een jaar moeten beginnen.

De yield van de processors die uit de euv-machines kwamen lag tot nu toe lager dan die van de al veel langer gebruikte machines met immersielithografie, maar dat is nu verleden tijd, meldt TSMC. Bovendien zegt de chipfabrikant nog steeds op koers te liggen om experimentele productie van 6nm te starten voor eind maart volgend jaar. De massaproductie moet dan voor het einde van volgend jaar beginnen. TSMC kondigde zijn 6nm-procedé dit voorjaar aan.

De chipfabrikant laat ook weten dat zijn 7nm+-procedé met euv inmiddels in massaproductie is, maar dat is geen geheim meer. Huawei heeft de eerste telefoons met de Kirin 990-soc uitgebracht, waarvan het al had gezegd dat TSMC die socs bakt op zijn eerste euv-procedé. Samsung was TSMC voor met de massaproductie van zijn Exynos 9825-soc met een 7nm-euv-procedé. Tweakers publiceerde vorige maand een uitgebreid achtergrondverhaal over euv.

Reacties (20)

Er passen ongeveer evenveel nanometers in een meter, als er meters in de retourtje Aarde - Maan passen.
Een atoom is ongeveer 0,1 - 0,5 nanometer groot. Een spoortje van 7 nanometer is dus nog geen 100 atomen breed.

[Reactie gewijzigd door Geim op 8 oktober 2019 18:42]

Een atoom is ongeveer 0,1 - 0,5 nanometer groot. Een spoortje van 7 nanometer is dus nog geen 100 atomen breed.

Interessante vraag is, wát er nu feitelijk 7nm is bij het 7nm procédé. De meeste structuren zijn namelijk veel groter dan die 7nm. Volgens wikipedia is de afstand tussen spoortjes bij TSMC's 7nm proces zo'n 36 tot 40nm, De spoortjes zelf zijn natuurlijk kleiner, maar ik vermoed dan toch wel groter dan 7nm.

Edit: Bij TSMC's 7nm proces zijn de vinnen van de finfets 6nm breed. Maar ja dat waren ze ook al bij TSMC's 10nm proces...

[Reactie gewijzigd door RJG-223 op 8 oktober 2019 19:54]

Dat leek me vreemd, want dat zou nauwelijks beter zijn dan een 28nm procedé, en dat lukt zonder EUV of double patterning. Wat 36nm is, is de minimum afstand tussen het centrum van twee metaalsporen. Meestal is de minimum metaalbreedte goed vergelijkbaar met de minimum afstand tussen twee sporen, en dan gaat het dus over 18nm breed metaal, en 18nm minimum afstand ruwweg.

Overigens is bij een niet finfet proces de gatelengte ruim de kleinste structuur, en die is meestal ruwweg het node getal. Eg 28nm node zitten gate lengtes rond de 28nm: https://en.wikichip.org/wiki/28_nm_lithography_process

Nu is het bij Finfets wat anders, maar schijnbaar zijn minimum dimensies daar ook nog kleiner: https://en.wikichip.org/wiki/7_nm_lithography_process en https://en.wikichip.org/wiki/14_nm_lithography_process (check fin breedte). Gates worden overigens niet met EUV gemaakt, tijdje geleden kwam dat langs bij het EUV artikel op Tweakers, en recent aan een ASML engineer kunnen vragen hoe dat zat: Gates (oftwel transistoren) worden tegenwoordig heel regelmatig gelegd, waardoor ze dat nog met double patterning kunnen doen. Metaal lagen zijn onregelmatiger, en double patterning is daardoor lastiger, en EUV interessanter.

[Reactie gewijzigd door Sissors op 9 oktober 2019 19:35]

Tja, die benamingen hebben nogal hun beloop genomen. Ik ging altijd uit van de half-pitch als getal (dus de helft van de afstand tussen 2 spoortjes), maar als de afstand in werkelijkheid 36nm is is 7nm dus nog minder dan de kwart-pitch. Tegenwoordig kun je volgens mij vrij weinig waarde hechten aan het getal van het procede.

Inderdaad, zeker ook aangezien op dezelfde node low-power en high-power versies komen. Je ziet nu bijvoorbeeld bij AMD dat ze voor Navi weinig winst uit 7nm weten te trekken op de low power 7nm node, maar wel efficientie. Ben benieuwd hoe het op die van Samsung zal zijn.

[Reactie gewijzigd door Vayra op 8 oktober 2019 22:15]

Misschien bedoelen ze de maximaal haalbare resolutie (of reproduceerbaarheid), net als bij een lineaire motor. Meer een spec dus?

De relevante teksten over het onderwerp zeggen allemaal dat de getallen tegenwoordig niets meer betekenen, en voornamelijk (puur?) marketing zijn. Een goede maat schijnt nu te zijn het aantal transistoren per vierkante mm.

Zo'n 2,5 jaar geleden kwam Tweakers met "Het nattevingerwerk van nanometers". Het komt er op neer dat de maat van de node nogal nattevingerwerk lijkt te zijn en dat het lastig is te definiëren, omdat het ook afhankelijk is van wat voor type constructie je in het silicium maakt.
Volgens mij zijn dram en GPU's bijvoorbeeld ook niet zover als waar cpu's zijn qua node, omdat dat hele andere structuren zijn.

Het is meer een vage richtlijn die iets kan zeggen. Waar Intel nog steeds op 14nm zit en langzaam naar 10nm overschakelt, zit AMD al op 7nm. Op zich is dat aardig van AMD en dat is terug te zien in de prestaties van de CPU's: over het algemeen presteert AMD beter qua prijs/prestaties/verbruik.
Maar stel dat Intel het ineens lukt om ook op 7nm te zitten, misschien zijn ze dan wel weer ineens heel competitief wat betreft prestaties en verbruik?

Een node heeft ook veel rek, dat is nu ook wel te zien met de 14nm+ en 14nm++ nodes, welke daadwerkelijk iets toevoegen. Hoe moet je dat zien? Fabrikanten willen een bepaalde yield zien: voldoende werkende chips van een wafer. Door procesverbeteringen zullen de geprinte lijntjes mooier worden. Dat betekent minder lekstroom en dat kan weer betekenen dat je chip minder spanning nodig heeft, minder lekstroom heeft, een hogere kloksnelheid aankan omdat de signalen stabieler zijn.

Uiteindelijk hoeven we weinig waarde te hechten aan node. Wat van belang is, is dat wat je print zo stabiel, snel, zuinig en koel mogelijk werkt tegen zo laag mogelijke kosten.

Ter vergelijking, het International Space Station staat ongeveer 354km van de aarde, zo'n 1000x minder ver dan de afstand tussen aarde en maan.

ASML is de enige fabrikant in de wereld die werkende EUV machines maakt en verkoopt.

Iets waar we in NL best trots op mogen zijn.

Zou vandaag een lunch lecture van ze hebben op de UT, kwamen niet opdagen haha.
Maar ja ASML doet het zeer goed, ben bij ze geweest toen ze de laatste handen legden aan euv, het afval goed opruimen was nog een probleem toen volgensmij. Geweldig bedrijf.

Next up: China

Ook goed voer:

• WikiChip Fuse | TSMC Talks 7nm, 5nm, Yield, And Next-Gen 5G And HPC Packaging

7 nm is maar een benaming. Belangrijker is hoeveel transistors(latches, gates, arrays) op een stukje chip passen, op welke spanning met welke frequentie je de chip kan laten draaien, hoeveel metaal lagen ondersteund worden, welke yield behaald kan worden, en nog meer factoren.

Offtopic: Ik heb uit nieuwsgierigheid even om de Samsung-website gekeken betreft hun beste soc tot nu toe (9825) en wat me opvalt is dat ze in sommige foto's de UI van iOS gebruiken. Waarom zou dit zijn? Dit vraag me ik me oprecht af.

Zie https://www.samsung.com/s...ileprocessor/exynos-9825/
En de foto: https://images.samsung.co...9825-f03.jpg?$ORIGIN_JPG$

Welk deel vind je dan op IOS lijken? De batterij die ligt ipv. staat?
De Note10 heeft juist het klokje links, en ontvangst-sterkte en batterij rechts.
iOS heeft klokje in het midden, ontvangst-sterkte links en batterij rechts.

iOS plaatje: https://img.gadgethacks.c...il-bug-fixes.1280x600.jpg
Note10: https://i2.wp.com/www.got...jpg?fit=3063%2C2062&ssl=1

De benaming van het procédé speelt wel degelijk een rol voor de consument, dan niet meteen meer als een directe aanduiding voor de efficiëntie van de schakeling, maar eerder om de verschillende implementaties met éénzelfde techniek te vergelijken. Intel zou nu focussen op het ontwikkelen van CPU's op het 7nm procédé met betere benchmarks voor hetzelfde vermogen.

[Reactie gewijzigd door blackbaby op 9 oktober 2019 09:45]