Op de site van JC is te lezen dat de AMD Athlon 4 volgens cijfers van PC Watch op een voltage van 1,8V een ongeveer 15 procent lager stroomverbruik heeft dan de Thunderbird op vergelijkbare kloksnelheid. Bij gelijke voltages komt dit neer op een besparing in stroomverbruik van bijna 20 procent. Het lagere voltage van de Athlon 4 - naar waarschijnlijkheid 1,4 of 1,5V voor de desktop versie - belooft een aanzienlijke lager stroomverbruik dan de Thunderbird:
Now, I believe that these are Typical (read: arbitrary) numbers and not max
specs, but at least with this we have a good rule of thumb. Anyway, this change
makes AMD finally competitive in power dissipation across the 180nm x86 market.
It still isn't enough to meet upcoming 130nm Intel processors like Tualatin and
Northwood (probably), so for their sake I hope that they can get to 130nm in a
reasonable time frame, too.
| Core | Kloksnelheid | Voltage | Verbruik | | Thunderbird | 1300MHz | 1,75V | 68W | | Palomino | 1300MHz | 1,80V | 58W | | Thunderbird | 1333MHz | 1,75V | 70W | | Palomino | 1333MHz | 1,80V | 59W | | Thunderbird | 1400MHz | 1,75V | 73W | | Palomino | 1400MHz | 1,80V | 62W | | Palomino | 1533MHz | 1,80V | 68W | | Palomino | 1600MHz | 1,80V | 71W | | Palomino | 1733MHz | 1,80V | 77W |
|
Verder zijn op het Silicon Investor message board een interessante posting geplaatst over de verschillen tussen de hardware prefetch van de Athlon 4 en de Pentium 4. Volgens de conclusie van de schrijver heeft de Athlon 4 relatief meer baat bij een effectieve prefetch, maar verliest de Pentium 4 minder tijd bij een foute prefetch:
P4 prefetches 128 words in a minimum of 52 processor cycles (dual channel PC800 DRDRAM at 1.3 GHz). The
126 entry ROB reduces the impact of prefetch in low bandwidth situations because if provides the execution unit
with more instructions to potentially schedule while waiting on the critical word. In high bandwidth situations where
prefetch is effective, the loop is tight, swallowing 32 words every 13 processor cycles, so a large ROB is ineffective.
But, if the prefetch is in error, the 126 entry ROB is large enough to partially absorb the effect if a subsequent normal
external access is delayed.
Desktop Athlon 4 will prefetch 64 words of data in a minimum of 90 processor cycles (PC2100 DDR SDRAM at
1333 MHz). In low bandwidth situations Athlon starves while waiting on the critical word because of its 72 entry
ROB, so prefetch can be very effective. In high bandwidth situations where prefetch is effective, Athlon chews
through 32 words every 45 processor cycles, so the 72 entry ROB should be large enough. But, if prefetch is in
error, the 72 entry ROB is not large enough to offset the wasted 90 processor cycles.
Thus, Athlon gains more than P4 from effective prefetch, but loses more than P4 when prefetch is performed in
error.