AMD heeft nieuwe details gedeeld over zijn tweede generatie 3D V-Cache, die wordt gebruikt in de nieuwe Ryzen 7000X3D-processors. Volgens het bedrijf biedt de 3d-gestapelde cache bandbreedtes tot 2,5TB/s. De 3D V-Cache-chiplets worden daarnaast geproduceerd op TSMC 7nm.
AMD deelt de details deels tegenover Tom's Hardware en deels tijdens de International Solid-State Circuits Conference. Volgens het bedrijf biedt de tweede generatie 3D V-Cache een snelheidsverhoging van 25 procent ten opzichte van de eerste generatie, die bandbreedtes tot 2,0TB/s haalde. TSMC produceert de tweede generatie cachechiplets weer op '7nm' en plaatst de chiplets vervolgens boven op een 5nm-Zen 4-chiplet door middel van TSMC SoIC. Tweakers schreef eerder een achtergrondverhaal over chiplets en besprak daarbij ook SoIC.
De tweede generatie 3D V-Cache is fysiek kleiner dan voorheen, met een oppervlakte van 36mm² ten opzichte van 41mm² in de eerste generatie. De chiplets bieden wel een hogere transistordichtheid, hoewel ze niet op TSMC N5 worden geproduceerd, en behouden daarmee hetzelfde aantal transistors van 4,7 miljard.
AMD moest de interconnects voor de 3D V-Cache-chiplet aanpassen omdat de cpu-chiplet meer is gekrompen. Hiervoor maakt het bedrijf, net als voorheen, gebruik van through-silicon via's die de cachechiplet en de Zen 4-ccd verticaal met elkaar verbinden. In de eerste generatie bevonden deze tsv's zich geheel in de L3-regio van de cpu-chiplet. Nu deze chiplet met de Zen 4-architectuur kleiner is geworden door de overstap naar N5, is er echter overlap met de L2-cache. AMD moest de tsv's voor stroomvoorziening uitbreiden naar het L2-gebied, terwijl de signal-tsv's voor dataoverdracht geheel binnen de L3-regio blijven. AMD heeft de oppervlakte hiervoor met 50 procent verminderd.
Het bedrijf toont daarnaast diagrammen en foto's van zijn vernieuwde I/O-die uit de Ryzen 7000-desktopprocessors, die zijn geïnterpreteerd door Twitter-gebruiker Locuza. Deze worden geproduceerd op TSMC N6. De I/O-chiplet heeft een oppervlakte van 117,8mm² en bevat 3,37 miljard transistors. Daarmee is de die iets kleiner dan de voorgaande I/O-die uit de Ryzen 5000-serie, die op 12nm werd geproduceerd, maar bevat hij ruim 60 procent meer transistors.
De nieuwe I/O-die bevat, anders dan voorheen, onder meer een geïntegreerde Radeon-gpu. Deze zit in het midden van de chiplet en beschikt over twee RDNA 2-cu's met in totaal 128 shaders. De I/O-die huisvest daarnaast een geheugencontroller en twee DDR5-geheugeninterfaces van ieder tweemaal 40bit, voor een totaal van 160bit. Daarvan is 32bit gereserveerd voor ecc-ondersteuning. De chip beschikt verder over maximaal twee GMI2-interconnects die gebruikt worden om cpu-chiplets te verbinden met de I/O-die.