ASML introduceert waferscanners voor 65nm-chipprocédé

ASML heeft eerder deze week zijn nieuwe Twinscan XT:1250 aankondigd, een waferscanner die transistors van 0,065 micron op silicium kan etsen. Naast de betere lenzen en spiegels die de hogere resolutie mogelijk maken, kan de machine nu voor het eerst geconfigureerd worden om met 200mm-wafers te werken. De oudere Twinscans waren alleen bedoeld voor 300mm-wafers. Verder zijn de fysieke afmetingen van het apparaat teruggebracht van twaalf naar negen vierkante meter, waardoor kostbare ruimte in de cleanroom bespaard wordt. Ook zou de nieuwe versie sneller (140 wafers per uur), schoner, koeler en zuiniger zijn geworden. Er zijn al verschillende orders voor de 15 miljoen euro kostende machine binnen en de eerste exemplaren zullen in maart 2004 geleverd worden:

To provide chipmakers with highest value of ownership, ASML reduced the XT:1250 footprint by 25 percent. This was achieved by placing components from the original system into redesigned, compact support modules that can be located in the sub-fab. Additionally, all TWINSCAN systems benefit from a 50 percent reduction in specified installation facility requirements, such as power consumption, process cooling water, clean dry air and exhaust flow.

Reacties (19)

Dutchgrover 23 oktober 2003 17:12

Een van de nadelen van de bestaande Twinscan systeemen is de grootte. Voor een nieuwe fab is dit nog niet zo'n probleem alhoewel cleanroom space behoorlijk duur is. Voor bestaande fabs is het hierdoor niet mogelijk om een bestaande machine te vervangen door een twinscan. Bij de XT is de machine in tweeen geknipt. Alle electronica rekken en ondersteunende modules worden in de ondersteunende ruimte van de fab geplaatst waardoor het hart van de machine weer precies in de footprint van een bestaande machine past.

Het is niet zo dat je met de bestaande Twinscan geen 200 mm wafers kunt verwerken. Die passen er zonder problemen in. Blijkbaar wordt de XT machine ook in een variant gemaakt waar alleen maar 200 mm wafers in passen waardoor de machine wat goedkoper wordt.

obimk1 23 oktober 2003 18:02

Dutchgrover,

spot-on!

De 'oude' TwinScan kan inderdaad ook al met 200 mm wafers overweg, alleen de TS heeft nogal een grote footprint. De XT kan ook in 200 mm fabs gebruikt worden. Door bepaalde faciliteiten naar de sub-fab (grey area) te verhuizen (meestal een soort 'kelder' of gang) kan de XT ook in de 200mm fab worden geplaatst.

Het bouwen van nieuwe fabs (met de 'infrastructuur' van 300mm) is een hele dure aangelegenheid.
Verder zijn 300mm wafers nog relatief duur.

Het zal nog een jaar of 1 a 1.5 jaar duren voordat je chips in consumenten produkten aantreft die gebaseerd zijn op het 65 nm proces. Deze systemen worden eerst ingezet voor ontwikkeling van het 0,65 proces zelf, en meestal wat later gebruikt om de 'kritische' lagen belichten van produktie chips. e.e.a. is o.a afhankelijk of het een 'eigen' produktie fab is, of een zgn. foundry, een foundry verhuurt' als het ware produktie capaciteit aan verschillende klanten.
Zo worden bepaalde Nvdia en Ati chips bij dezelfde 'foundry' gemaakt.

wacco 23 oktober 2003 19:43

Hoe lang duurt het nu om een chip te produceren? Ik heb verhalen rond horen gaan over 'een paar weken' in verband met het aantal lagen van de chip, maar in dit artikel spreken ze over 140 wafers p/u? Huh?
Moet dat dan niet een 'doorstroom' van 140 wafers p/u zijn?

zonoskar @wacco • 23 oktober 2003 21:09

Ze bedoelen dat het 1 uur duurt om 140 wafers te belichten. Daarna moet de wafer ontwikkeld, gebakken, geetst, enzo worden. Het proces van belichten/processen wordt dan nog een aantal keer herhaalt. Dus hoeveel die's je per uur maakt hangt helemaal af van het soort proces/chip dat je maakt.

Jooner @wacco • 24 oktober 2003 11:32

Het produceren van een chip is inderdaad afhankelijk van het proces. Hoe meer maskerstappen je hebt, hoe langer het duurt.
Voor het process wat wij momenteel gebruiken is de proces-tijd ongeveer 6 weken. We kunnen ook een zg. "speed-lot" aanvragen, dat is dan duurder maar dan duurt het maar 3.5 weken.

Verwijderd @Jooner • 24 oktober 2003 13:56

En nu maar hopen dat ik ze niet laat vallen in de fab anders duurt het nog weer langer.

btw.. ik denk niet dat deze scanner in bestaande fabs terecht zal komen. 0.065 micron is wel zo gruwelijk klein dat deze machine waarschijnlijk in de allernieuwste fabs komt te staan. Want aan 1 soort machine die 0,065 micron aankan heb je niet genoeg. Er zijn ook nog andere ondersteunende machines nodig die het proces verder kunnen afmaken.

obimk1 @Verwijderd • 24 oktober 2003 17:18

het systeem is ontwikkeld om juist ook in bestaande fabs te gebruiken.
De investeringen om een nieuwe fab te bouwen zijn enorm, daarom is het op dit moment altijd goedkoper om deze oplossing te kiezen.

masteriiz 23 oktober 2003 17:13

Daar gaat ASML weer in de plus.

Hoe snel is Tweakers met dit nieuws? Kan ik beticht worden van voorkennis als ik nu een grote order maak op de AEX?

Proxy @masteriiz • 23 oktober 2003 17:16

Euronext bedoel je?

YopY @masteriiz • 24 oktober 2003 09:45

Niet zo snel, ik zag het eergisteren al in de krant.

Verwijderd 23 oktober 2003 18:09

Ok het kan een domme vraag zijn ik weet het, maar ik bezoek deze site om bij te leren. Wat is in hemelsnaam een waferscanner en wat kan je daarmee aanvangen?

obimk1 @Verwijderd • 23 oktober 2003 18:47

golfy,
een waferscanner is een apparaat dat kleine patroontjes belicht op een silicium schijf.
Deze kleine patroontjes kunnen naast elkaar worden belicht, vandaar het 'scannen', de schijf (wafer) moet bewogen worden om naar de volgende naastgelegen positie te bewegen, waar het volgende patroontje wordt afgebeeld door belichting.

De werking is ongeveer als volgt.
Een coherente bundel laserlicht wordt door een glazen masker (reticle) gestuurd, op dat masker staat het patroon, groot afgebeeld. Dat licht gaat vervolgens door een lens, en op de brandpuntsafstand van de lens (focus) wordt de wafer (silicium) belicht. Op de wafer zit een fotografisch gevoelig goedje (resist) dat belicht wordt met het patroontje.

Door het belichte resist te fixeren, onwtikkelen en te etsen wordt het patroontje in het silicium geetst. Door dit proces kunnen bepaalde delen van het patroontje halfgeleider eigenschappen krijgen. Maar daarmee heb je nog geen complexe chip.

De truuk is dus om verschillende patroontjes op elkaar te stapelen, waarmee uiteindelijk de functionailteit van chip tot stand komt.

Door de verschillende patroontjes en verschillende resist soorten te gebruiken kun je dus bepaalde functies in chips bouwen.

De waferscanner belicht ook de andere patroontjes. Dus een wafer wordt belicht, geetst, voozien van nieuwe resistlaag en gaat weer de waferscanner in om belicht te worden voor het volgende patroontje. Dit proces kan zich wel tot 10 a 20 keer herhalen, dus je moet ervoor zorgen dat elk opeenvolgend patroontje precies op het vorige patroontje wordt afgebeeld. En daar zorgt de waferscanner voor.

kijk eens op:

http://www.sematech.org/public/news/mfgproc/mfgproc.htm

en;

http://micro.magnet.fsu.edu/chipshots/index.html

Verwijderd @obimk1 • 23 oktober 2003 19:50

Klopt vrijwel, alleen vergeet je te vermelden dat er niet alleen geetst wordt meer ook materiaal opgedampt of op een andere manier aangebracht. Zo kan er ook andere materialen dan zuiver silicium gewerkt worden (GaAs, InGaAs, Cu, SiO2 en vele anderen).

Auteur

Wouter Tinus @Verwijderd • 23 oktober 2003 18:15

Heel simpel uitgelegd: je neemt een schijf silicium, legt 'm in een scanner, wacht even, zaagt 'm vervolgens netjes in vierkantjes en je hebt een stapeltje processorcores of geheugenchips (ligt er maar net aan wat voor masker (patroon) je gebruikt).