Intel bakt SRAM-chips met 65 nanometer-procédé

Intel heeft vandaag te kennen gegeven dat het SRAM-chips met een 65 nanometer-procédé heeft gebakken op wafers met een doorsnede van 300mm. Hoewel geheugens minder eisen stellen aan de productiemethode dan processors, is deze aankondiging toch een goede indicatie van hoe ver Intel ondertussen is met het ontwikkelen van de technologie. De eerste 90 nanometer SRAM-cel werd in maart 2002 getoond. Het bedrijf verwacht in 2005 te kunnen beginnen met massaproductie van producten zoals processors met behulp van dit procédé.

De SRAM-chips die zijn gemaakt hebben een capaciteit van vier megabit. Iedere cel (bit) bestaat uit zes transistors en neemt slechts 0.57µm² in beslag. Hierdoor is het mogelijk om op een vierkante millimeter maar liefst 10 miljoen transistors te plaatsen, wat overeenkomt met een 1,66Mbit SRAM-geheugen. Dit is twee keer zoveel als wat er met het huidige 90nm-procédé kan worden bereikt. Uiteraard wordt er gebruik gemaakt van de allerlaatste technische snufjes, zoals strained silicon, koperen verbindingen en low-k dielectric.

Reacties (24)

[Ackermans1973]

Maar wat is het voordeel dan precies?

Meer geheugen op minder ruimte? Sneller? Efficienter?

Het feit dat het niet gerefreshed hoeft te worden, geeft dat aan dat het stabieler is dan DRAM, en daardoor minder kans op crashes/lockups?

Kan dit leiden tot bijv. 4 Gigabyte repen? Of nog groter?

[roelio]

SRAM is te duur om gebruikt te worden als werkgeheugen. Wordt bijv. gebruikt voor kleinere hoeveelheden geheugen zoals cachegeheugen.

Voordeel van SRAM: snelheid, geen refresh.
Voordeel van dit procédé: kleinere chips of meer geheugen per chip

[burne]

SRAM is complexer, neemt meer ruimte in, maar is sneller en heeft inderdaad geen refresh nodig.

DRAM is eenvoudiger, dus compacter (zoals gezegd zes maal compacter) maar heeft refresh nodig, en leesversterkers voor het uitlezen, waardoor het trager is en meer energie verbruikt bij een vergelijkbare snelheid.

Een typische SRAM-cel bestaat uit zes transistoren, een DRAM-cel uit slechts 1tje, met eronder een condensator als 'echte' opslag.

[Wouter Tinus]

Het voordeel is dat je twee keer zo kleine transistors krijgt, en daar kun je natuurlijk twee kanten mee op: of je gaat kleinere, zuinigere en goedkopere versies van bestaande ontwerpen maken, of je houdt ze even groot/duur/warm als ze nu zijn, maar gebruikt de extra ruimte voor meer geheugen en/of rekenkracht. In de praktijk wordt vaak een middenweg gezocht.

[Luxx]

Volgens mij wordt SRAM op het moment vooral voor cache geheugens gebruikt. Het is sneller (en duurder) dan DRAM. Omdat het niet gerefreshed te worden, heeft het ook nog een lagere toegangstijden (lage latency). Kortom, iederaal voor de cache. Zeker Intel is de laatste tijd goed in het cache bakken:-) Dus voor Intel zeker interessant.
Zodra dit zo geodkoop gemaakt kan worden als DRAM zal het ook zeker op het gewone computergeheugen verschijnen, maar dat is nu nog niet het geval.

Voor Intel is het nu nog vooral interessant om te oefenen met het .065u procede. Als Intel dit voor nieuwere processoren wil gebruiken, zal het ook zeker eerst getest moeten worden, dat kan eenvoudiger op een simpel geheugen modelletje, dan op een complexe processor.

[cdwave]

Zodra dit zo geodkoop gemaakt kan worden als DRAM zal het ook zeker op het gewone computergeheugen verschijnen, maar dat is nu nog niet het geval.

Dat gaat nooit gebeuren. SRAM vreet naast ruimte ook nog stroom. Als je SRAM al klein maakt, kun je DRAM nog veeeeel kleiner maken. De twee hebben gewoon een constante verhouding, dus blijft SRAM alleen voor specifieke toepassingen bestaan (cache bijvoorbeeld).

[Verwijderd]

is dit niet verschikkelijk duur om in productie te nemen? al zouden het massa producties worden is het nog onbetaalbaar.... maar ja dat was de eerste HD ook.....
Wel een vette ontwikkeling

[Luxx]

De opstart kosten van zo'n project zijn echt enorm. Maar als het eenmaal allemaal loopt, heb je minder Si nodig, je haalt meer uit minder wafers, kortom je maakt op iedere transistor een heel klein beetje minder kosten. Als je maar genoeg kan produceren, zal dit dus uiteindelijk waarschijnlijk goedkoper worden.

[edit]
Het gebruik maken van de nieuwste snufjes hoeft (op lange termijn) niet duurder te zijn. Het laten groeien van strained Si is niet per difinitie duurder dan "gewoon" Si. Zo ook voor Low-k en koperen verbindingen. Wel vraagt het dus allemaal investeringen en nieuwe aperatuur. In eerste instantie zullen mensen bereid zijn meer te betalen, omdat het nieuw is. Dat is dus ook HET moment om een (flink deel van) je investering terug te verdienen.

[Verwijderd]

Het is natuurlijk logisch dat ze eerst de opstartkosten eruit willen halen, dat duurt nou eenmaal even.
Dit is ook enkelt gezond anders zou je de markt te verzadigen met te nieuwe snufjes, waardoor eerdere investeringen doodbloeden.
[guote] Uiteraard maakt het procédé gebruikt van de allerlaatste technische snufjes zoals strained silicium, koperen verbindingen en low-k dielectric [/quote]
Deze snufjes zijn en blijven verlopig wel heel erg duur.

edit:
typo

[Wouter Tinus]

Wie zegt dat ze het in productie nemen? Dit wordt echt niet gedemonstreerd omdat ze het willen verkopen, dit wordt gedemonstreerd om te laten zien hoe ver ze zijn met 0,065 micron-technologie. D1D (de fabriek waar de chip gemaakt is) is een R&D-faciliteit voor nieuwe procédées, daar is in principe geen ruimte voor massaproductie.

Proces-ontwikkeling is in ieder geval iets waar Intel jaarlijks honderden miljoen in investeert en wat heel erg lang van te voren al allemaal geplanned wordt. Ze weten nu al wat ze tot en met 2012 willen gaan doen, en zijn er ook al druk mee bezig om ervoor te zorgen dat het ook gaat lukken (EUV-technologie, TeraHertz transistors, etc.). Dit zijn voor Intel dus eigenlijk gewoon vaste lasten, geen opstartkosten.

[Verwijderd]

Wie zegt dat ze het in productie nemen?

Dat zegt de Intel site:

Intel is on track to put this process into production in 2005 using 300 mm wafers.

edit: en het staat ook nog eens in dit atikel zelf:

Het bedrijf verwacht in 2005 te kunnen beginnen met massaproductie van producten zoals processors met behulp van dit procédé

[MrRobot]

Dat zeggen ze niet, dat zeggen ze over het 90 nm proces:

De eerste 90 nanometer SRAM-cel werd in maart 2002 getoond. Het bedrijf verwacht in 2005 te kunnen beginnen met massaproductie van producten zoals processors met behulp van dit procédé.

[Verwijderd]

Voor Sgrinovero ff op google gezocht.:

SRAM


Also see RAM types.

SRAM (static RAM) is random access memory (RAM) that retains data bits in its memory as long as power is being supplied. Unlike dynamic RAM (DRAM), which stores bits in cells consisting of a capacitor and a transistor, SRAM does not have to be periodically refreshed. Static RAM provides faster access to data and is more expensive than DRAM. SRAM is used for a computer's cache memory and as part of the random access memory digital-to-analog converter on a video card.

[sgrinovero]

wat is SRAM? small random access memory?

[Verwijderd]

http://www.google.nl/search?q=whatis+SRAM&ie=UTF-8&oe=UTF-8&hl=nl&lr=
google says > Static RAM

[Zoefff]

Ik las net het artikel over SPAM, en d8 dat intel eindelijk een hardwarematige oplossing voor SPAM had gevonden

[Verwijderd]

Zodra dit zo geodkoop gemaakt kan worden als DRAM zal het ook zeker op het gewone computergeheugen verschijnen, maar dat is nu nog niet het geval.

Forget it, dat hoopten we al toen de eerste 2nd level cache verscheen voor 386 computers, was ook SRAM, en dat is nu toen jaar geleden. Ik geloof niet dat we ooit dit silicium in massageheugentoepassingen gaan zien.

[crzyrulez]

Hoop doet leven.
Ik geloof er wel in
SRam is zeker wel stoer om 1024MB van te hebben als werkegheugen

[Munters]

O, dat bestaat wel hoor. En dan nog wat meer ook natuurlijk, gewoon 64GB SRAM.
Alleen jammer dat die Cray machines zo duur zijn...

't Is voor pc's gewoon niet kosteneffectief. Zolang de cache > 95% hits geeft kun je je geld beter aan andere onderdelen spenderen.
Pas als geld geen rol speelt en je echt het onderste uit de kan wilt, ja dan. En zelfs dan koop je waarschijnlijk liever een cluster DRAM machines. Of een heel andere architectuur.

[cdwave]

Cursus chip bakken voor beginners:

Waarom is verkleinen belangrijk?

- 2x zo klein is 4x zo snel (!). Technische verklaring: RC oplaadtijd bepaalt snelheid. R halveert en C halveert. Gevolg. RC tijd wordt een kwart.

- Minder warmte. Zelfde technische verklaring: Ook minder stroomgebruik.

- Meer geheugen in een chip. Afmetingen van een chip worden beperkt door de belichting ("die size"), denk maar aan de "breedte" van de lens.

- (of) Meer chips per oppervlak, dus minder kosten per chip. Dit is meestal NIET de reden...

Waarom eerst (S)RAM?

- Bestaat uit een herhalend patroon en is dus heel makkelijk te optimaliseren (bijvoorbeeld: Hoe dicht kunnen twee lijntjes naast elkaar liggen zonder samensmelten? is een functie van de hele omgeving, een derde nabijgelegen lijntje heeft hier invloed op)

- SRAM vreet stroom en neemt veel meer plaats in dan DRAM, maar is wel het snelst van alle geheugensoorten. Wordt vrijwel uitsluitend voor CPU cache gebruikt. Is dus veel vraag naar sneller/beter.

[miw]

Minder warmte

Helaas gaat dit dus niet meer op. De lekstroom neemt nu een belangrijk deel van het energieverbruik voor z'n rekening. Omdat er nu meer transistors op dezelfde chip zitten, neemt ook de lekstroom evenredig toe. Da's waar het materiaal met een hoge dielectrische constante weer wat helpt.

Waarom eerst (S)RAM?

Vooral omdat SRAM dezelfde technologie gebruikt als een microproccessor, maar een stuk regelmatiger is. Dat maakt het iets eenvoudiger om de processtechnologie te debuggen. Als je SRAM kan maken, is het makkelijk om over te stappen naar processoren, waar Intel nou net het meeste aan verdient.

[GarBaGe]

Ik lees nu al 2 keer achter elkaar dat ze de hoogste technische snufjes gebruiken, waaronder low-k dielectric....
Maar in Technisch Weekblad stond laatst juist dat Intel net een nieuw high-k dielectric heeft ontwikkeld voor chip-productie, waardoor de lek-stroom van transistors (vergelijkbaar met SiliconDioxide, wat ze nu gebruiken als low-k dielectric) bijna tot nul wordt gereduceerd.... Men vermoed dat ze hiervoor HafniumDioxide gebruiken, maar Intel houdt dat natuurlijk geheim...

[Verwijderd]

Hoewel we niet moeten vergeten dat AMD met zijn 18 NM Procede' (De XP 1800+ als ik me niet vergis??) de P4 met de 13 NM procede alle hoeken van het veld liet zien. (De 1,8 GHz P4,) vandaar ook dat Intel met de introductie van de 2 GHz genoodzaakt was om de cache te verhogen naar 256,

[CARman]

Mochten zowel AMD als Intel willen, dat ze al op 18 en 13 nanomater konden bakken

Momenteel worden de CPU's van beide chipbakkers nog op 130 nanometer gefabriceerd ............. en als het goed is komt Intel beging volgend jaar met de eerste 90 nanometer Celerons, en zullen snel de P4 varianten volgen.