Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 21 reacties
Bron: New Scientist, submitter: T.T.

Intel heeft tijdens de International Electron Devices Meeting in Washington DC wat meer details bekend gemaakt over de werking van strained silicon. Deze relatief nieuwe technologie werd als eerste door IBM werd toegepast, met als doel om de snelheid van transistors te verhogen, zonder deze kleiner te hoeven maken. Intel gaat strained silicium toepassen op de 90nm-node, het productieproces dat ook voor de Prescott gebruikt zal worden.

Strained silicon (klein)Strained silicon is eigenlijk niet veel anders dan de naam doet vermoeden: opgerekt silicium met als doel de weerstand van het silicium kleiner te maken waardoor de elektronen sneller kunnen bewegen. Een ander voordeel van het oprekken van de wafer is dat de weerstand alleen maar in de richting van het rekken verkleind wordt. Hierdoor wordt er als het ware een voorkeur voor de richting waarin de elektronen bewegen gecreëerd. Chips bestaan echter uit zowel negatieve gebieden (overschot aan elektronen) en positieve gebieden (overschot aan gaten). Het grote probleem van het oprekken is echter dat dit een negatieve invloed heeft op de bewegingssnelheid van gaten. Het hele silicium oprekken heeft dus weinig zin.

Daarom heeft Intel een techniek ontwikkeld waarbij de negatieve gebieden worden opgerekt, terwijl de positieve gebieden worden ingedrukt. Om gebieden op te rekken wordt er een laag siliciumnitride bij hoge temperatuur over de gehele transistor aangebracht. Doordat dit materiaal minder krimpt dan silicium als het afkoelt houdt het als het ware de onderliggende silicium atomen vast. Dit verbetert de geleiding van elektronen met 10%. Om de positieve gebieden te comprimeren worden er aan de achterkant gleuven aangebracht die worden gevuld met een silicium-germanium-legering. Daar deze een andere kristalstructuur heeft dan normaal silicium, wordt het omliggende gebied ingedrukt waardoor de gaten ongeveer 25% sneller kunnen bewegen. Door beide technieken te combineren kan Intel chips tot ongeveer 20% sneller maken.

Lees meer over

Gerelateerde content

Alle gerelateerde content (28)
Moderatie-faq Wijzig weergave

Reacties (21)

Waren dat geen Van-der-Waals krachten ?
Is het dan niet zo dat die krachten door de toevoeging van het nitride en het germanium in het silicium worden versterkt ?
Én daardoor worden de "electron"-gaten groter, waardoor de transistoren beter (=minder weerstand, dus sneller) werken ?
(dat herinner ik me nog net van mijn natuurkunde-lessen in 1977: NPN en PNP transistoren: "gaten" in het materiaal)
Hmm.. hoe dat hier in het verhaal past weet ik niet, maar vanderwaalskrachten zijn intermoleculaire krachten en volgens mij praten we hier op atoomnivo.
vanderwaalskrachten zijn idd op molecuulniveau
'De term Van de Waalskrachten is een verzamelnaam voor alle intermoleculaire krachten.' (http://baal.wet.kuleuven....arma/vragen2002/hdst5.pht)
Best wel een interessante techniek.
Maar aangezien IBM dit reeds toegepast heeft wil dit toch zeggen dat IBM ook het recht heeft om dit in de toekomst nog te gebruiken, toch? Kunnen zij via hun samenwerking met AMD dit dan ook niet voor diens processors gaan gebruiken?
Als je normaal gesproken een idee hebt, kun je dat inderdaad laten patenteren, en dan mag je er alleen gebruik van maken (mits het patent wordt toegekend, veel extra regeltjes enzo, maar het kan). Patenten lopen normaal gesproken voor een periode van 20 jaar. Hoe je de in een patent vastgelegde techniek wil toepassen, moet je vaak overigens alsnog zelf uitzoeken.
Het leuke bij Strained Silicon is dat het helemaal niet zo nieuw is als iedereen denkt. Volgens semiconductor.com bestaat het idee al meer dan 30 jaar, alleen bleek het toen nog niet genoeg voordeel op te leveren om een implementatie uit te werken. Op het idee van strained silicon zit dus geen patent meer (weet niet of dat ooit wel bestond, maar is in ieder geval al verlopen). Intel heeft deze techniek gewoon voor eigen gebruik inmiddels uitgewerkt, en gaat deze voor de Prescott gebruiken. Natuurlijk zijn er wel bedrijven die een eigen implementatie niet alleen voor eigen gebruik hebben gemaakt, maar deze ook proberen te "verkopen" (zoals IBM dat in de toekomst wil doen).
IBM ziet voorlopig echter meer in de SOI techniek, die de lekstromen tegengaat. Het combineren van SOI en Strained silicon is nog erg lastig, omdat de laag SiO die de extra weerstand moet opeveren bij SOI een probleem oplevert bij het oprekken/indrukken van de Si (zoals boven beschreven).

Er zijn wel plannen om SOI en Strained Silicon samen toe te gaan passen, (een laag Si gaan oprekken/indrukken nadat je hem op SiO hebt aangebracht, zodat je beide voordelen kunt gebruiken) maar dat is op dit moment nog niet voldoende uitgewerkt om in processoren gebruikt te kunnen worden. (meer info over Strained Silicon en SOI: klik voor een korte beschrijving of Klik voor het lange verhaal).
Intel zelf wil (een verbeterde versie van SOI) en Strained Silicon gaan combineren in het .065u procede, dat ergens in 2005/2006 gebruikt gaat worden. IMB en AMD hebben het zelfde plan aangekondigd
Eigenlijk is AMD gewoon klant van IBM voor wat betreft het implementeren van bepaalde productie-procédé's. Ja ze kunnen het gebruiken, maar dan moeten ze er natuurlijk de prijs (voor een licentie) voor betalen...
Ik zou de relatie tussen IBM en AMD toch iets meer noemen dan aanbieder van techniek en klant.
Als je op de IBM site wat rondsurft merk je echt dat IBM volluit de Opteron propageerd, terwijl de Xeon wat aan de kant wordt gelaten.
Intel heeft zelfs geld gegeven aan IBM om het wat rustiger aan te doen met het promoten van de Opteron, And to go with the Xeon story :)

Denk ook dat IBM meer gediend is met 2 even sterke concurenten, meer inkomsten voor IBM :)
overschot aan gaten
Zou je hier voor de algemene lezer niet beter 'tekort aan elektronen' van maken?
Zou kunnen, maar is waarschijnlijk nog verwarender. Positief gedopeerde gedeelten van silicium hebben atomen met een of twee electronen minder in de valentieband. Vandaar de term gaten. Deze veranderen levert alleen maar verwaring op.
als ik het zo zie is deze productie methode veeeeel tijdrovender dan normale lithografie en dus ook veel duurder.
Volgens Intel kost het gebruik van Strained Silicon maar zo'n 2% extra, dus dat valt reuze mee. Normale lithografie vraagt al vele stappen die na elkaar uitgevoerd moeten worden, dit levert gewoon een of 2 extra stappen op. Voor een bedrijf met de capaciteit van Intel natuurlijk geen enkel probleem.
Om gebieden op te rekken wordt er een laag siliciumnitride bij hoge temperatuur over de gehele transistor aangebracht
transistor moet wafer zijn denk ik ?
Nope, het is echt transistor. Zie het originele artikel.
Wat ik me afvraag, hoe kom je erbij om ineens dit zo toe te passen? Ik bedoel, hoe vind je nieuwe productie methoden die goed toepasbaar zijn voor jou product?
[vage modie knop]
1: Ze gebruiken nog steeds de meest vage figuren die voor de gein wat goedjes bij elkaar gooien en dan ook vaak genoeg rondlopen met 'ik-steek-mijn-vingers-in-het-stopcontact-haar'. Als er iets bruikbaars uitkomt gaan ze dat verder onderzoeken.
2: Ze gaan te werk volgens de ine-miene-mutte-methode. Ze pakken er een Binas bij en doen vervolgens ine-miene-mutte (sorry voor de spelling). Ze kijken wat eruit komt en dan prutsen ze verder maar wat aan??
[/vage modie knop]

Ik durf gerust te zeggen dat ik er heel ver naast zal zitten. Natuurlijk zullen er een paar mensen achter een bureautje zitten en serieus over bepaalde materialen en theorien nadenken. Maar hoe gebeurt dit dan precies? En hoe vinden ze dan revolutionaire productie-methodes uit?
projectniveau denk ik :+

1. probleemsignalering
2. definitieprobleem
3. alternatieven
4. uitwerken
5. keuze oplossing
6. implementatie

dus zoiets van 'goh, het kan sneller als dit... ' daarna kijken hoe dat zou kunnen (oplossing X, ..., minder elektronen(ff globaal :+) etc), hoe dit te bereiken, keuze, etc :D
hopen dat de chips dan minder energie gaan gebruiken.
http://www.tweakers.net/nieuws/29974/
En zo komt dus weer een techniek die Intel gaat toepassen met Asmi tools in het nieuws!

Vorige maand was er dit: http://www.tweakers.net/nieuws/29510
Of van siliconstrategies: http://www.siliconstrategies.com/article/printableArticle.jhtml?articl eID=16000247
En daar is dit te lezen:
"Intel will use atomic layer deposition (ALD) equipment to deposit the high-k materials, he said."
En die ALD tool komt dus van het Bilthovense Asmi.


En nu dus dit bericht, waarvoor ASMI's Epsilon 3000 reactor wordt gebruikt.
zie: http://www.tweakers.net/nieuws/23567
Njah, ziet er allemaal ingewikkeld uit, is dit eigenlijk hetzelfde as datgene wat AMD eens had uitgevonden, ik denk dat het nu zelfs in hun Athlon64's zit. SOID Of zoiets? :o

Njah alleen maar vooruitgang natuurlijk en dat zien we graag :9
Silicon-On-Insulator ja. Maar dat is heel wat anders dan wat hier beschreven wordt. SOI verbetert de geleiding door Silicium op een isolator te leggen (ofzo). En dan was er ooit nog es sprake van Silicon-On-Nothing, maar daaromheen is het verder stil gebleven...
Dit verbeterd
Typo :+

[/neukmode]

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True