Nieuw productieproces voor strained silicon en SOI

wolfmaniak meldt ons dat op EE Times een interessant artikel verschenen is, waarin een zeer nieuwe en geavanceerde methode beschreven wordt over het gebruik van Strained Silicon op SOI (Silicon On Insulator). Het schijnt dat het AmberWave Systems is gelukt om een proces te ontwikkelen, zonder gebruik te maken van een "relaxed" SiGe laag. Normaal dient deze wel te worden toegepast - als een gecombineerde laag van SiGe en Strained Silicon- op een SOI wafer. Hier zit ook het probleem, want de dikte van deze laag op zo'n wafer dient rond de 20 - 50 nm te zijn, en dit is zeer moeilijk voor elkaar te krijgen. AmberWave Systems heeft nu een proces ontwikkeld waarbij deze SiGe laag niet toegepast wordt; hij wordt eerst wel gebruikt, maar wordt later wegeëtst. Het schijnt dat AMD al bezig is met AmberWave om een SS-SOI proces op te zetten:

AmberWave is a spinout from the Massachusetts Institute of Technology, which offers a licensable form of strained-silicon technology. Advanced Micro Devices Inc. has confirmed that it is working with AmberWave on an SS-SOI process, and several other customers are using AmberWave's intellectual property for 130-nm strained-silicon devices fabricated at an unidentified foundry in Taiwan.

Reacties (18)

[Olaf van der Spek]

Hier zit ook het probleem, want de dikte van deze laag op zo'n wafer dient rond de 20 - 50 nm te zijn, en dit is zeer moeilijk voor elkaar te krijgen. AmberWave Systems heeft nu een proces ontwikkeld waarbij deze SiGe laag niet toegepast wordt; hij wordt eerst wel gebruikt, maar wordt later wegeëtst. Het schijnt dat AMD al bezig is met AmberWave om een SS-SOI proces op te zetten:

Dat later wegetsen lost het probleem (het aanbrengen van zo'n laag) toch niet op?

[Wouter Tinus]

Als ze hem toch weer weghalen maakt het niet uit hoe dik hij was .

[xenobia12345]

Wat is nu het voordeel van deze twee technieken gecombineerd??

Betekent dit nu nog minder warmteproductie, minder stralingsstoringen, minder stroomverbruik, nog minder dan 90 nm in het verschiet????


Dus snellere systemen!!!!???

[Verwijderd]

De miljoenen tranisistors die in een CPU zitten lekken allemaal een beetje als ze dicht staan en laten niet alles door als ze open staan. Strained silicon en SOI zijn technieken om deze dingen tegen te gaan (ben even vergeten welke het lekken tegengaat en welke de doorvoor bevordert, geloof resp. SOI en strained silicon).

Het was bekend dat AMD wat verder was met SOI en het in de Barton en hammers zou toepassen maar Intel zou een voorsprong met strained silicon hebben. Nu blijkt dus dat AMD al bezig is een combinatie van beide technieken te ontwikkelen.

[edit] Ohja, en het voordeel hiervan is dat er minder spanning op een processor hoeft te staan en dat hij minder snel fouten gaat maken op hoge snelheden, dus minder warmteproduktie en hogere kloksnelheden.

[Aham brahmasmi]

Precies. Het probleem was om een SiGe-laag van 20-50 nm aan te brengen. Dat is relatief heel erg dun. Maar nu wordt dus een dikkere laag aangebracht (die dus weer wordt weggeëtst), wat geen probleem vormt. Dus het probleem is wél opgelost.

[Verwijderd]

Toch grappig die archaïsche termen zoals "wegetsen".
Ik zie dan meteen iemand met een heeel klein etsje op zo'n wafer inbikkelen

[Twisted]

Ik heb al eerder gehoord van deze techniek, maar het probleem was destijds dat ook de essentiele gedeelten aangetast waren door het etsen.

Neem aan dat dat nu opgelost is?

[AleXtc]

Het schijnt dat AMD al bezig is met AmberWave om een SS-SOI proces op te zetten

Zou dit de reden zijn waarom AMD zijn 2700+,2800+enz. procs slecht kunnen leveren omdat ze hun aandacht hierop gevestigd hebben?

edit:

typo's

[Wouter Tinus]

Nee, dat is niet de reden. Het implementeren van een nieuw productieproces duurt vele maanden. Op z'n allervroegst zouden ze dit in de tweede generatie Hammer-core kunnen gebruiken.

[Verwijderd]

Maar dat de nieuwe Amd's slecht leverbaar zijn kan wel verklaren dat ze hier actief aan werken omzo sneller succes te boeken met dit nieuwtje, om het zo eerder tot realiteit te kunnen brengen.

[Wouter Tinus]

Nee, dat is niet logisch. Het aanvragen van een nieuw paspoort bij de gemeente duurt ook niet langer als ze het druk hebben met straten vegen. R&D is gewoon een hele andere afdeling dan productie / logistiek.

[arjankoole]

tenzij dit nieuwtje nu pas bekend wordt gemaakt omdat ze bij Amberwave al aan wilde tonen dat 't echt gebruikt wordt en bruikbaar is. Nu AMD bezig is kan dat.

voor hetzelfde geld is R&D van AMD al klaar en zijn ze nu op hoog tempo FAB's aan het aanpassen om zo alsnog xp2800+ cpu's in massaproductie te nemen met dit nieuwe procede.

goeie marketing is 50% goeie tactiek Dit zou imho een mooie zijn. (volgende week op de Frontpage: AMD leverd op hoog tempo nieuwe XP CPU's met SS-SOI af!)

[Verwijderd]

Ik denk het wel, want ze moeten nu vlug met een snel antwoord komen, en als ze hiermee Intel voor zijn kunnen ze een leuke inhaalslag behalen maybe

[Verwijderd]

dus ze (amd) hebben nog geld.. Dat vind ik leuk om te horen.. Want ik wilde altijd al graag een x een amd processor kopen.. (8>:

[Wouter Tinus]

Natuurlijk hebben ze nog geld. Als ze failliet zouden zijn had het echt wel bovenaan de frontpage gestaan .

[TheGhost]

zou ook niet best zijn als AMD falliet ging, dan zou tnet een andere sponsor voor hun server-procs moeten zoeken, en andere mobo's enz.. enz...

[Verwijderd]

dat waren dan misschien dan ook de problemen voor het productie proces bij AMD??

[Aham brahmasmi]

Ok, genoeg spekulaassie voor vandaag.

Ik zie trouwens niet helemaal waarom het woord 'etsen' zo archaïsch is. Met etsen wordt gewoon materiaal weghalen bedoeld. 'T zal wel met een laser gebeuren (nu geen zin om me d'r in te gaan verdiepen).