AMD beschrijft FUSI-productiemethode voor 65 en 45nm

In de microelectronica wereld is er maar een ding belangrijk: de eerste zijn met een nieuw product. Om dit te kunnen bereiken, zijn er twee factoren die van enorm belang zijn. Als eerste is er het ontwerp van de chip zelf. Dit ontwerp moet natuurlijk op tijd af zijn. Als tweede is er de productiemethode om het ontwerp te kunnen fabriceren. Om bijvoorbeeld snellere chips te kunnen maken, kun je zowel het ontwerp aanpassen, maar ook de productiemethode. Het moge duidelijk zijn dat de meeste fabrikanten met beiden spelen. Op zowel EE Times en Silicon Strategies kunnen we lezen over de vorderingen van AMD op het terrein van productiemethoden.

Een van de manieren om snellere transistors te maken is strained silicium of in goed Nederlands: uitgerekt silicium. In een wafer van strained silicium zitten de silicium atomen verder van elkaar af dan normaal waardoor de elektronen minder weerstand ondervinden en dus sneller kunnen bewegen. Dit heeft uiteraard een gunstig effect op de schakeltijden van de transistor.

Transistors lekken echter stroom en naarmate de transistor kleiner wordt gaat hij procentueel gezien meer stroom lekken. Hierdoor moet er meer stroom in de transistor worden gestopt om hem te laten schakelen. Meer stroom is meer warmte en dus lagere snelheden. Een richting waarin de transistor stroom lekt is de wafer zelf die als een soort van condensator moet worden opgeladen als de transistor schakelt. Om ervoor te zorgen dat er minder stroom gelekt wordt via de wafer zelf heeft AMD met IBM de Silicon On Isulator (SOI) wafer bedacht. Dit is een wafer die opgebouwd is uit een dunne laag silicium waar op een dunne laag isolatiemateriaal en een dunne laag silicium is aangebracht die net dik genoeg is om een transistor in te maken. De onderkant van de transistor is hierdoor elektrisch geïsoleerd.

Hammer platform preview: Silicon on Insulator (SOI) technologie

Ergens in 2005 zal AMD beide technieken gaan toepassen voor hun 65nm-process, maar AMD heeft samen met zijn partner IBM nog meer ideeën in huis om transistors sneller te maken dat de naam FUSI heeft. FUSI, dat staat voor fully silicided, houdt in dat de gate van de transistor niet van polysilicum wordt gemaakt, maar van metaal. Omdat metaal beter geleid dan polysilicium kan de dikte van de isolatielaag tussen de gate en het kanaal van de transistor kleiner worden gemaakt. Deze isolatielaag werkt als een soort condensator. Als je de transistor wilt schakelen, moet je de condensator op- of ontladen en hoe kleiner de condensator hoe sneller dit gaat. IBM verwacht echter dat het te laat is om deze technologie klaar te hebben voor het 65nm-proces. AMD denkt hier echter anders over en zal proberen IBM over de streep te trekken.

Reacties (13)

Tomatoman 14 juni 2003 14:15

Een techniek die hier niet genoemd wordt, is een 'tri-gate'-transistor, die al in eerdere nieuwssubmits genoemd is. Ook deze techniek verkleint de lekstroom. Het verkleinen van lekstromen is, zoals aangegeven, belangrijk om de transistor sneller te maken. Wat niet wordt genoemd maar misschien nog wel belangrijker is, is dat je bij minder lekstromen ook minder warmte uit de chip hoeft af te voeren. En juist die grote hoeveelheid warmte veroorzaakt enorme problemen bij het ontwerpen van chips. Al met al is het verkleinen van lekstromen in schakelingen iets wat steeds belangrijker wordt in chipontwerpen.

H!GHGuY 14 juni 2003 14:39

offtopic:
* 786562 H!GHGuY
zouden ze eindelijk snappen dat ze veel meer in de media moeten komen, met dingen als dit???

ontopic: deze beschrijving van deze technologie heb ik al een hele tijd terug ergens gelezen, en toont nog maar eens dat AMD geen brainloze copycat is van Intel, zoals deze laatste beweert...

JeeCee 14 juni 2003 16:51

De SOI techniek is dus NIET door IBM en AMD ontwikkeld, want bestaat al heel lang.
Er zijn twee methoden om SOI te maken: SIMOX en SmartCut. IBM gebruikt alleen de eerste. AMd heeft in SIMOX geen aandeel gehad.

Ze bedoelen hier waarschijnlijk dat IBM en AMD samen nieuwe toepassingen bedacht hebben.

Verder wordt in de tekening de capaciteit tussen substraat en source/drain aangegeven, maar hetgaat hier om de capacitiet tussen gate en substraat. Deze wordt gecreerd door tussen gate en substraat het zgn. gate-oxide te plaatsen. Het dunne stukje onder dat dikke blokje boven op de "toren" moet dus wit zijn: oxide.

GreeTz 14 juni 2003 15:06

"Dit heeft uiteraard een gunstig effect op de snelheid van de transistors."

Ja straks gaan ze sneller dan jij en ik kunnen fietsen die transistoren...
Laten we hier maar van maken: "een gunstig effect op de schakeltijden en natuurlijk minder dissipatie tijdens schakelen"

CyberSnooP @GreeTz • 14 juni 2003 17:07

Is een gunstig effect op de schakeltijden niet gewoon een hogere schakelsnelheid? En is het weglaten van de functie die met een bepaalde snelheid wordt uitgevoerd echt zo erg? De mensen die niks van transistoren weten maakt het allemaal ook niet zo veel uit, maar als je ook maar iets weet van transistoren weet je dat ze voornamelijk schakelen en dat dat tijd kost. Een kortere tijd om iets te doen betekend een meer acties per seconde dus een hogere snelheid. Niet zeuren dus