TSMC legt standaardontwerpregels vast voor 90 en 130nm

De Taiwan Semiconductor Manufacturing Co. (TSMC) heeft zich aan een ambitieus plan gewaagd, namelijk het opstellen van een aantal ontwerpregels voor 90 en 130nm-chips. Het voorstel zal gepresenteerd worden tijdens de Design Automation Conference die later deze week plaats zal vinden. De bedoeling van deze regels, die door het leven gaan als reference flow 4.0, is om chipontwikkelaars te helpen bij het ontwerpen van chips door een aantal problemen vooraf voor hen op te lossen. Dit voorstel is het vervolg op eerdere versies. Het is echter wel het uitgebreide voorstel tot nog toe omdat er een drietal technieken in besproken worden die vroeger het domein waren van specialisten.

De besproken onderwerpen zijn de volgende: static power consumption, analyse van de timing en de signaalintegriteit en tenslotte de wafer-opbrengsten. De ontwikkelaars van TSMC hebben meer dan een jaar gewerkt aan een aantal 90 en 130nm-ontwerpen om de fysieke karakteristieken van de chips te onderzoeken. Deze onderzoeken heeft TSMC echter niet alleen uitgevoerd. Het bedrijf kreeg hulp van Cadence Design Systems en Synopsys, twee grote spelers op de chipmarkt. Via deze twee bedrijven kan ongeveer 70-80 procent van de complete markt bereikt worden. De afgelopen tijd is het steeds moeilijker geworden om als kleine chipontwerper mee te kunnen doen met de 'rest' omdat het te duur is:

The company said it's getting harder for companies that can't afford their own CAD teams to understand all the nuances of interconnect and transistor behavior at 130 nm and below.

"For a fabless design company with 10 to 15 engineers, it's impossible for them to take on this task. It would take them years, and by that time, they would miss their product time window. This has a lot of advantage for companies of that size," said John Yue, vice president of technology for TSMC North America.

Al twee jaar geleden liet TSMC een aantal 130nm-ontwerpen zijn. Dat het zo lang heeft geduurd voordat er eindelijk nauwkeurige modellen zijn heeft alles te maken met de ingestorte IT-markt. Verder werd er in het 130nm-ontwerp voor het eerst alleen maar koper gebruikt voor de verbindingen wat voor een nieuwe uitdaging zorgde, namelijk het onderzoeken welke fysieke variaties hierdoor mogelijk werden. Eén van de effecten en de oplossing daarvoor die genoemd worden in het onderzoek is de volgende: rond de koperen verbindingen ontstonden kleine ruimtes in het silicium. De oplossing voor dit probleem is relatief eenvoudig, namelijk het opvullen van deze ruimtes met niet geleidend metaal. TSMC heeft onder andere deze oplossing volledig gedocumenteerd en beschikbaar gesteld.

Reacties (7)

[MikeyMan]

Ah... En daar verschijnt een boekie van in de bibliotheek c.q. op internet waarmee ik dan elke maand zelf een nieuwe processor danwel gpu in elkaar kan schroeven???
Klinkt goed

[bogy]

lolz...

ja met bisonkit ofzo

[ytsmabeer]

graag één proccesor zonder en één met.
Om direct te installeren.
Ja doe maar op 90 nm

[siepeltjuh]

Wat is het nut hiervan? Een beetje een zelfrespecterend bedrijf legt hier toch patent op....? Waarom zouden zei als chipbakker het voor kleine bedrijven makkelijker maken? Het kost hun toch immers moeite om een dergelijk iets te bedenken en daarna kost het hun geld omdat ze marktaandeel verliezen.

[LaMoS]

Nee, dit document is niet bedoeld voor andere chipbakkers, het is bedoeld voor chipontwerpers, zodat zij sneller kunnen ontwerpen. Die kleine chipontwerpers gaan dan natuurlijk bij TSMC hun chips laten bakken, zo heeft TSMC er klanten bij.

[Verwijderd]

Ten eerste is het is echt niet altijd nuttig om overal patenten op aan te vragen (een wereldwijd patent kost nog steeds iets van 60000 euro). Ten tweede, wellicht hebben ze er al patent op aangevraagd (dat maakt publicatie juist mogelijk!). Ten derde, het gaat hier over ontwerprichtlijnen die een soort van garantie geven dat als je hiermee werkt, en vervolgens de chip bij TSMC laat bakken, je erg snel tot een werkend exemplaar komt. Dit is een immens voordeel bij chips die niet in een heel groot volume geproduceerd worden. Let wel, TSMC is hoofdzakelijk een <B>productie</B>faciliteit. Het ontwerpen wordt door hun klanten gedaan (nVidia bijvoorbeeld).

[miw]

TSMC is een onafhankelijke chip fabrikant die voor derden chips maakt. Hier zijn een aantal grote jongens bij (zoals de bekende GPU) maar ook de kleinere clubs kunnen een interessante klant zijn. TSMC heeft niet voldoende kennis van al die verschillende markten hebben en wil ook geen verkoop kanalen voor deze markten opzetten. Dat laten ze dus graag over aan andere bedrijven. Het belangrijkste probleem voor dergelijke bedrijven is dat het ontwerp in 1 keer goed moet zijn en dat de karakteristieken van de chip binnen de voorspellingen van het ontwerp pakket blijven. De tools worden door bedrijven als Cadence en Synopsis gemaakt. Die hebben er dus weer belang bij dat hun tools ook de nieuwste technologien van een belangrijjke onafhankelijke chip fabrikant ondersteunen, want dan verkopen ze weer meer software pakketten (en die zijn prijzig hoor!).