Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 26 reacties
Bron: Extremetech, submitter: T.T.

Het onderzoeksteam van Motorola heeft een transistor met meerdere gates ontwikkeld, zo schrijft Extremetech. Motorola heeft nog niet aangegeven waarin en wanneer deze techniek genaamd Multiple Independent Gate Field Effect Transistor (MIGFET) geïmplementeerd zal worden. Het is echter wel waarschijnlijk dat Motorola de techniek zal gebruiken in de volgende generatie PowerPC-processoren, zo is hier te lezen. De techniek is ook al bruikbaar voor de huidige productieprocessen en is onafhankelijk van de wafergrootte. Door de MIGFET-techniek kunnen toekomstige chipdesigns nog kleiner worden gemaakt. Er passen met deze nieuwe techniek namelijk twee transistors op de ruimte waar normaal maar plaats voor èèn transistor zou zijn:

Motorola migfet schemaTraditional transistors are built in a horizontal plane, and contain a single gate. Motorola's technology adds a second gate to the another side of the silicon, packing two transistors where once only one would fit. Moreover, the two transistor gates are elctrically isolated, meaning that they can act independently.

Lees meer over

Moderatie-faq Wijzig weergave

Reacties (26)

Dit is dus een transistor met 2 gates, maar of die als AND of als OR poort werkt staat er niet bij.
Of hij werkt als 2 transistoren in een maar hij heeft maar een uigang dus dat zou ook weer raar zijn. iig zou het geen 2x zo snelle processoren opleveren omdat je voor sommige schakelingen nog steeds een eenwegs transistor nodig hebt.

[Edit]

Hij kan dus alleen in combinatie met meerdere dezelfde en standaard transistoren AND en OR poorten vormen. Wel met een factor 2 minder dan eerst. (bravo! lang leve de snelheid)
Het is maar net of zo'n transistor binnen je "black box"(een verzameling Gates die gezamenlijk een functie vormen) passen die je hebt ontworpen.

Stel je ontwerpt een "full adder"(optel black box), dan past zo'n transistor met multiple gates daar misschien niet eens in.(niet qua grootte, maar qua architectuur, een adder moet optellen, het is dan maar nog net de vraag of je daar een multiple-gate-transistor voor nodig hebt)

Multiple gates zijn alleen handig voor echt specifieke dingen.

Misschien kun je slechts 5% van alle transistoren binnen een die/stepping vervangen met transistoren die multiple gates hebben.

Het is waarschijnlijk een fabeltje dat je alle transistoren met enkele gates kunt vervangen door deze multiple gate types.(technisch zou het wel kunnen, maar de vraag is of je er wat aan hebt en of het wel efficient is)
Alleen voor zeer specifieke taken kun je ze toepassen.


Maar je kunt erop rekenen dat hier door de marketingafdeling mee gestunt gaat worden met buzz-words als MultipleGateTransistorTechnology(MGTT) of zoiets dergelijks, terwijl in werkelijkheid misschien maar 5% van de cpu uit zulke transistors bestaat.
5%? Denk dat je eerder op 70 a 80% kunt gaan zitten. Immers de meeste functionaliteit zal de logische NAND of NOR functie zijn (voor CMOS). En de rest het meeste inverters.

En met jouw Full Adder voorbeeld heb je nog een voordeel dat je met deze dubbele gate minder last van latencies gaat krijgen en je misschien wat gunstiger uitkomt met het 'doorvallen' van bitjes op die Adder.
Je haalt hier twee dingen door elkaar.
Een transistor is gewoon een aan/uit schakelaar. De gates op deze transistor worden gewoon gelijktijdig aangestuurd met dezelfde bron en niet onafhankelijk van elkaar.
Doordat er nu van twee kanten een veld onstaat zal het channel dus ongeveer twee keer zo snel beginnen te geleiden en uiteindelijk een lagere weerstand krijgen of je kunt dundere gates en channels gaan gebruiken waardoor er meerdere transistors op een stukje die passen.
Het wordt nu dus wachten op een volledig met metaal omringde channel, dan haal je namelijk het maximale uit je gate terwijl hij wel weer met 1 pootje aanstuurbaar wordt.
Als ik mijn lesjes digitale techniek goed gevolgt heb zijn alle transistors op processors altijd NAND gates. Door combineren van NAND gates kan je verder alles namaken.

Maar als er nu maar 1 source en 1 drain is, zouden beide gates dan niet van elkaar afhankelijk zijn; ik bedoel, ik zie niet in hoe ze onafhankelijk van elkaar geschakeld kunnen worden; de waarde van de ene gate is óf altijd hetzelfde óf altijd verschillend aan de andere. In dit geval zou het géén verdubbeling van transistoren opleveren maar een iets geringere winst.

In het verhaal staat ook iets over het "stapelen" van gates, ik zie dit echter niet in het plaatje terug. Ben ik nou blind of is het verhaal dusdanig versimpelt voor de leek dat het gewoon niet meer klopt?
Met enkel NAND poorten kun je inderdaad alles maken:
- met slechts een (1) ingang heb je een NOT
- een NAND-NOT geeft een AND
- een NOTx-NAND geeft een OR
en een XOR is OR AND NAND, dus teken maar uit.

Dit wordt in de praktijk alleen niet zo gebruikt, want dat is veel te omslachtig en traag. Iedere serieel geschakelde transistor geeft immers een vertraging.
"By using a longer gate and thicker oxide, we can get the performance equivalent of a thinner oxide with a planar transistor," AMD's Sander said. "That means we can back off the gate oxide scaling somewhat."
iig meer performance. Of het een rendabele hoeveelheid is heb niet uit het verhaal van EE Times opmaken...
Had niet verwacht dat er nog heel veel innovatie uit het motorola kamp zou komen, aangezien die hun PowerPC divisie willen afstoten. Hoe dan ook goed nieuws!
Motorola maakt ook veel DSP's.
Een verdubbeling van de transistoren dus, zoals de wet van Moore omschrijft. Goede ontwikkeling! :)
en een verdubbeling van het aantal gates per transistor
verviervoudigd dus :)
nee dat zie je verkeert.
een transitor heeft een source een drain en een gate. (de gate is de gene waar he eigenlijk om gaat, die gaat aan en uit... min of meer)
nu kan je met 1 source en 1 drain 2 gates aansturen.
daarom heb je effectief 2 trancistors. op de ruimte waar er eerst maar 1 was.
een verdubbeling dus, geen verviervoudiging.
Een gate neemt alsnog ruimte in, dus echt een 200% verdubbeling zal het niet zijn.

hoogstens 150% als je in de zelfde processor grootte wil blijven fabriceren.

echter het eerste wat we zullen zien, is hopelijk kleinere processoren met dezelfde snelheid. echter kleinere processor, is minder hitte. dus makkelijker over te klokken ;)
nu kan je met 1 source en 1 drain 2 gates aansturen.
Volgens mij klopt dat niet helemaal.
Het is juist de spanning tussen gate en drain (of source, die zijn bij een FET meestal identiek) die de stroom van source naar drain kan schakelen.

Dus de gates worden niet aangestuurd, maar sturen juist de drain/source aan.
Twee keer zoveel transistors betekent niet automatisch twee keer zoveel snelheid.
Wet van moor heeft in dan ook over verdubbeling van aantal transistoren en niet over snelheid!!
Wie heeft het over snelheid dan?
Moto's G5 is ook G4 compatible dus hoef je echt niets te veranderen in OS 10.3, zoals met IBM's PPC970 waarmee je alles moet re-compilen in 10.3.
Moto's G5
Mochten ze willen, de G5 is toch echt van IBM
De oorspronkelijke G5 is wel degelijk van Motorola (PPC8500), deze is echter nooit in productie genomen. De processor in de Power Mac G5 is inderdaad een IBM PowerPC 970 (eigenlijk een zesde generatie PPC). En nee, software hoeft in principe niet opnieuw gecompileerd te worden om te werken op de 'G5'.
Effe hier toch een paar dingen verbeteren/verduidelijken :+:

Het is niet dat een transistor op deze manier dubbel gebruikt kan worden ofzo. Wel heeft een multiple-gate transistor volgende voordelen:
-door één gate op een vaste spanning te brengen en de andere gate als 'normale' gate te gebruiken is het mogelijk om andere fysische eigenschappen aan de transistor te geven.
-door beide gates effectief te gebruiken is het mogelijk om logica te implementeren op transistorniveau ipv op poortniveau. Het winnen aan ruimte op de chip bevindt zich dan ook hier (minder transistoren nodig voor zelfde logische bewerkingen).

Wat mwvdlee zegt klopt gedeeltelijk: het is zo dat de huidige poorten op een fpga allemaal NAND-gates zijn, maar deze poorten bestaan juist uit een schakeling van transistoren. Transistoren zelf zijn dus geen NAND-gates.

En tenslotte: Japs, je hebt inderdaad gelijk. Source en drain worden aangestuurd door de gate(s), en niet omgekeerd.

edit:
Nog effe opmerking: Vroeger zijn er ook al experimenten geweest met transistoren met meerdere gates, maar die zijn nooit echt commercieel haalbaar gebleken. Het is dus lang niet zeker dat het Motorola nu wel lukt.
Wat is hier nu zo nieuw aan ? Dual gate FETs bestaan al heel lang....Dus uit dit artikel begrijp ik het grote vernieuwende niet echt....

Een transistor/FET is trouwens niet gewoon een schakelaar. Als dat zo zou zijn zou de snelheid nog veel hoger liggen dan nu het geval is... en er geen dissipatie (te merken als warmte ontwikkeling) zijn....

Ben zelf bezig met FETs tot 12GHz en zou willen dat ze simpelweg een schakelaar waren... :D :D
dat is de Motorola G5 niet die van IBM/Apple :)

Motorla Schijnt hun G5 ook al op 2.3 en 2.5Ghz te hebben :)
dat is goed nieuws want deze chips kunnen in laptops van een zeker merk ;)

ook 64Bit
1 bill gates vind ik al genoeg hoor :+
packing two transistors where once only one would fit.
wel dus :)

de gate is dat gene van de transistor wat aan en uit gaat, min of meer.
door er nu 2 aan 1source/drain te koppelen heb je dus effectief 2 transistors.

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True