Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 60 reacties
Bron: Silicon Strategies

Silicon Strategies vertelt ons dat Intel de eerste maskers voor 0,065 micron productie heeft gemaakt. Het masker is een essentieël onderdeel van het procédé, want de 'schaduw' van het masker zorgt ervoor dat de bovenste laag van een wafer niet volledig beschenen wordt door het intense licht dat door de lenzen van de scanner geschenen wordt. Op de plaatsen waar het masker het licht doorlaat ontstaan zwakke plekken in het materiaal, die vervolgens met chemicaliën kunnen worden weggespoeld. De overgebleven "eilandjes" vormen na een aantal van deze stappen (lagen) de transistors. Het ontwerp voor een 0,09µ chip bestaat uit zo'n 200MB data, die tijdens de productie van het fysieke masker vertaald moet worden naar 22 tot 25 lagen, waarin totaal een biljoen beeldpunten zitten verwerkt. Een foutje zoeken is een hels karwei, en één set van deze maskers maken kost dan ook al snel 0,8 tot 1,3 miljoen dollar - en veel kostbare tijd.

Chipmachine ASMLDe complexiteit van de maskers neemt natuurlijk toe zodra de transistors kleiner moeten worden, maar het probleem is nog iets groter dan dat. De golflengte van het licht dat uit de scanners komt wordt namelijk niet even snel kleiner als de processors. De transistors van 90 bij 50 nanometer die in het 0,09 micron procédé worden gebruikt, moeten bijvoorbeeld geëtst worden met licht dat een golflengte van 193nm heeft. Het is dus de taak van het masker om ervoor te zorgen dat het verschil gecorrigeerd wordt, wat niet bepaald een makkelijke opgave is. Er wordt zelfs gesteld dat het maken van de maskers vandaag de dag een grotere uitdaging is dan het ontwerpen van de chip.

Dat is dan ook de reden dat veel bedrijven het maken van maskers uitbesteden aan derden, maar Intel denkt dat zelfs deze specialisten zo'n 800 miljoen tot 1 miljard dollar aan R&D-budget tekort komen om het de komende jaren bij te houden. Daarom is het bedrijf van plan om het zelf in handen te houden. Dit kwartaal moet een speciaal testmasker af zijn om te beginnen met het evalueren van de kwaliteit van 0,065 micron transistors. Deze technologie moet immers al in 2005 klaar zijn voor massaproductie. Tevens streeft het bedrijf ernaar om in 2007 de eerste te zijn met operationele EUV-machine's, die gebruik maken van ultra-violet licht. EUV-technologie zal eerst ingezet worden voor 0,045 micron, en later ook voor 0,032 micron productie:

Intel, however, said it will keep making its own masks internally. Despite the high cost of making masks, the company says it has the money to keep funding its own mask-making efforts and thinks it has some competitive advantages to boot. These include an automated defect management system, a unique E-beam mask correction system, a streamlined supply chain and a close working relationship with the product groups.

Intel also plans to make its own EUV masks, starting with the 45-nm generation set to roll in 2007. At that point, the company will be worried less about K1 factor and the effects of optical proximity correction because the wavelength from the light source will again fall below device feature size. Rather, it will have to work hard to make sure it can make masks with 40 defect-free layers of molybdenum silicon used to reflect a chip's image, officials said.
EUV Extreme Ultraviolet Lithography

Lees meer over

Gerelateerde content

Alle gerelateerde content (25)
Moderatie-faq Wijzig weergave

Reacties (60)

Sorry hoor, maar ik vind hier een aantal nogal zielige verhalen, verdiep je iets meer in de materie voordat je stomme uitspraken doet.

"Waarom maken ze geen vierkant plakken silicium"
Het zijn staven silicium die gemaakt worden, de cristallen groeien naar alle kanten even snel. Van die staaf worden plakken afgesneden. Deze zijn dus altijd rond. Heeft niets te maken met ronde lenzen of ronde lichtstralen

"Waarom geen chips zo groot als stoeptegels."
Één plak silicium kost een bepaald bedrag, hij doet er ook een bepaalde tijd voor voordat hij gegroeid is en voordat hij belicht is enz. Dus minder processoren op één plak, is een duurdere processor. Bovendien zou je als je 1 processor op één plak silicium zou maken, de processor moeten weggooien als er iets met die plak is. En er is altijd iets met die plak. Er zijn altijd onvolkomendheden op de plak, en de processor op dat punt is dan vaak zwak of stuk.

Waarom denk je dat een 1 mb versie van de Pentium Pro Processor vroeger zo duur was, stukken duurder dan de 256kb versie. Omdat er minder chips op een wafel passen. En de kans dat er door die grote oppervlakte iets kapot gaat is stukken groter.

Waarom steeds kleiner?
Omdat je dan de chip sneller kunt laten draaien, de transistoren hebben minder stroom nodig om te schakelen, omdat ze kleiner zijn. Bovendien, omdat ze minder stroom verbruiken blijft de chip koeler.

Maar waarom worden de chips dan zo heet tegenwoordig?
Omdat de daling van het stroomverbruik kleiner is dan de vermeerdering van het aantal transistoren. Dat een transistor maar de helft van de plaats van zijn grote broer inneemt, wil niet zeggen dat hij ook maar de helft verbruikt.

"Intel Rules! Ik hoop alleen maar dat Intel ondekt waarom de P4 zo slecht presteerd tegenover de AMD Athlon XP. Ik denk dat een betere investering zou zijn dan het steeds maar verkleinen van de diktes en het verhogen van de kloksnelheden."

Ik wil niets zeggen hoor, maar de snelste chip voor x86 is wel de 3,06 Ghz van Intel. Dat de chip per Mhz trager is wil niet zeggen dat hij dus slecht presteert. De Tbret Athlon XP komt echt niet aan de verwachte 3.4 Ghz die de P4 met een 0.13 micron proces wel zal halen. Het aantal instructies dat per Mhz gedaan wordt is, is een stuk minder, maar daardoor kan de chip dus wel makkelijker een stuk sneller lopen (in Mhz). Het valt uiteindelijk te zien wie het maximale uit een productieproces haalt. De snelheid van een processor is nog altijd het aantal instructies per seconde MAAL het aantal Mhz. Als het eerste aantal laag is wil niet zeggen dat de processor traag is.
Je maakt een aantal goede punten, maar je hebt ook niet al je huiswerk gedaan:

-"Waarom maken ze geen vierkant plakken silicium"
nop. Het heeft alles te maken met het productie process; het verspreiden van de hardende vleoistof en het feit dat er met lenzen wordt gewerkt (die dus wel rond zijn).

-"Waarom geen chips zo groot als stoeptegels."
Klopt, op dat laatste na...de reden dat de Ppro duurder was kwam omdat het proces waarmee de extra ram op dezelfde 'die' (engels voor het vierkantje op de wafer waar je 1 processor uit haalt) werd geplaatst, niet altijd even nauwkeurig gebeurde...dat leidde tot veel uitval en dus een duurdere processor.

En in dat laatste stukje moet je ook rekening houden met de architectuur...hyperthreading is een heel handige techniek, die veel winst opleverd. Het aantal instructies per cycle is dan ook (zoals jij al zegt) heel belangerijk...ik snap niet waarom er van FLOPS en MIPS niet echt mer gehoord wordt, en men nog steeds vastklampt aan de Mhz-en...die zeggen al een tijdje weinig over de echte performance van een chip.

Desalniettemin: godzijdank dat er hier wel nog iemand is die een beetje verstand heeft van computers...als je sommige ander reacties op deze topic leest *huiver*.
"Waarom maken ze geen vierkant plakken silicium"

Het maken van de siliciumschijven maakt dat ze rond zijn, dat het verspreiden van de vloeistof beter gaat en dat de lenzen ook stukken makkelijker te maken zijn als ze rond zijn, heeft er niets mee te maken. Het zijn wel voordelen natuurlijk.

De Pentium Pro was ook zo duur omdat de cachemodules pas getest konden worden als ze aan de eigenlijke processor waren bevestigd (wat inderdaad ook weer problemen gaf). Als ze aan elkaar zaten, en het werkte niet, dan kon je heel de combinatie het raam uitgooien.

(Ik heb ook maar het voorbeeld van de PPro genomen aangezien heel wat mensen niet weten wat Xeon (MP) zijn.)
De reden dat de silicium staven rond zijn is, omdat het silicium gemaakt wordt van een bepaald soort quartz zand dat bij een extreem hoge temperatuur wordt verhit zodat het versmeld en één geheel vormt. Door het nog langer te verhitten verandert de atoomstructuur en ontstaat Silicium. Deze verhitting dient zeer nauwkeurig en gecontroleerd plaats te vinden om de kwaliteit van het silicium te waarborgen.
Wanneer het silicium tot een vierkant versmolten zou worden, zou de verhitting niet van iedere kant hetzelfde zijn en zou de atoomstructuur niet overal gelijk worden. De wafers zou dan dus onbruikbaar zijn. Door iets rond te maken en het in een ronde oven te plaatsen wordt het object volledig gelijkmatig verhit.
Op deze link http://www.sumcosi.com/english/laboratory/laboratory1.html wordt het eerste gedeelte van de productie van het silicium getoond en toegelicht.
De reden waarom silicium erg duur is, is omdat er enorm veel energie nodig is om het te maken en een zeer nauwkeurige proces beheersing. De apparatuur om de oven te controleren is loei duur en er is een gigantische hoeveelheid bransstof nodig om de benodigde temperaturen te halen. Uitval moet dus hier al voorkomen worden.
Na de oven wordt het silicium, uiteraard gecontroleerd, afgekoeld en wordt het in plakken gesneden. De nu gevormde cilinder wordt in plakken gesneden, gepolijst en voorzien van een foto gevoelige laag. Deze plakken zijn de wafers.
De reden waarom niet alle fabrikanten zoals AMD overstappen naar 300mm wafers is omdat het te duur is. Het is te duur omdat de bestaande ovens niet geschikt zijn voor de grotere diameter. De ovens moeten dus vervangen worden, maar ook de zagen, de machines om fotogevoelige lagen aan te brengen, de ets machines en de wafersteppers. De hele gehele fabriek moet dus aangepast worden en aangezien we over bedragen van enkele miljarden dollars praten is dat niet iets dat je zomaar even doet. Groter wafers bieden dan wel meer voordelen zoals meer chips door groter oppervlak en minder uitval door kleinere ronding aan de rand, maar een chip fabrikant moet wel de financiële middellen hebben om de transformatie te kunnen betalen en de productie capaciteit om de uitval van een fab gedurende een jaar of langer op te kunnen vangen.
Terug naar de productie van de chip. Na het zagen, polijsten en het aanbrengen van een fotogevoelige laag worden de wafers in de waferstepper geplaatst waar de foto gevoelige laag door een masker heen belicht wordt. De resolutie van dit masker bepaald hoe klein de chip wordt. Bijv. 0.18nm, 0.13nm, 0.09nm of nog kleiner. De fabrikage van het masker is zoals in het artikel wordt genoemd het grootste probleem. Een afwijking van 0.001mm in het masker zal op de chip een gigantische afwijking worden, waardoor de chip is mislukt. De naam voor de chip zonder behuizing is de DIE. Na het belichten wordt de waffer ontwikkeld waardoor het niet-belichte deel van het fotogevoelige laagje wordt wegewassen en wordt de wafer geëtst. Vervolgens worden er ionen geimplanteerd en komt er weer een nieuwe laag fotogevoelig materiaal op en begint het weer van voor af aan. Dit proces zal 20 tot 30 keer herhaald worden. Zodat er allemaal paden ontstaan gescheiden door isolatoren. Dan worden er metaalverbinden aangebracht op de dies, waardoor er transistors ontstaan. Vervolgens worden de wafers gereinigd en worden de dies loggezaagd. De dies worden in een behuizing geplaatst en voorzien van verbinden naar de contact punten.

Deze link geeft het productie proces aan incl. tekeningen. http://www.imec.be/wwwinter/community/nl/vanzandtot.shtml

De complexiteit van het proces zorgt er voor dat de geringste fout kan zorgen dat er vele dies afgekeurd moeten worden. Een miniscuul stofdeeltje dat op het masker ligt kan al funest zijn. Het is dus ook eigenlijk een kunst om het productie proces zodaning te krijgen dat 90% of meer perfect in orde is. Helemaal voor fabrikanten met minder productie capaciteit is dit van levensbelang. Hoe meer capaciteit hoe minder de impact. Maak je namelijk 1.000.000 chips en je hebt een yield van 90%, dan komen er 900.000 bruikbare cpu's uit je fabriek. Maak je 100.000.000 chips en je hebt een yield van 70% dan komen er evengoed nog 70.000.000 chips uit je fabriek rollen en dus nog steeds bijna 8x meer dan de concurent die het met 900.000 chips moet doen.


Ik hoop dat dit verhaal de productie van chips iets duidelijker maakt.
Als je je chippies steeds sneller maakt, dan MOETEN ze ook per definitie kleiner worden. Dit heeft alles te maken met de golflengte van de elektrische signalen binnen de chip. Op een frequentie van 10 GHz heb je nog maar een golflengte van 3 centimeter. Om je data dan binnen een klokslag op de goede plek te krijgen lukt dan alleen nog maar als je draden niet langer dan een deel van de golflengte zijn. Een proc. van veel GHz van een stoeptegel zal dus gewoon niet werken.
Neehoor, snelheid en chipgrootte heeft niets met elkaar te maken. Je mag die chip net zo groot maken als je wilt, en net zo snel klokken als nodig is.

Er zit wel een kern van waarheid in je verhaal, maar je mist 1 cruciaal onderdeel: de timing is afhankelijk van de afstand van het ene naar het andere register (en de logica ertussen). Die registers moeten dichter bijelkaar liggen naarmate de kloksnelheid toeneemt.

Denk maar eens aan al die intel processoren. Die hebben al jaren een grootte van 1 tot 2 vierkante centimeter, terwijl de kloksnelheid van 4 MHz tot 4 GHz gaat zowat.
Kan iemand mij eens uitleggen hoe ze aan de groottes komen. Ik lees
EUV-technologie zal eerst ingezet worden voor 0,045 micron, en later ook voor 0,032 micron productie
.
Hoe weten ze nu al dat dat 0,032 micron gaat worden, en niet 0,035 of zoiets?
Dit soort dingen worden vele jaren van te voren gepland binnen internationale samenwerkingensverbanden. Het is ook geen toeval dat zowel TSMC als IBM als Intel als AMD als UMC als vul-maar-in allemaal overstappen naar 0,09 micron, en niet naar 0,08 of 0,10. Als iedere producent van chips, waferscanners, maskers, etc., een andere roadmap in gedachten heeft dan krijg je allemaal spullen die niet onderling compatible zijn, met als gevolg dat de toch al zeer moeilijke en gevoelige markt in zou kunnen storten :).
Antwoord 1: tot de 0,001nM want dat is de gemiddelde diameter van een atoom. Ver daarvoor gaan ze al problemen krijgen volgens mij.

Antwoord 2: Heb je wel eens een vierkante lichtstraal gezien?

Antwoord 3: hoe kleiner de onderdelen van een core hoe korter de afstanden. hoe sneller dus ook de core.
Antwoord 2: Heb je wel eens een vierkante lichtstraal gezien?
Een beamer? Oke, die zijn rechthoekig... :7
Sja, antwoord 1 klinkt als onzin. Eerst zeg je tot 0,001nM, maar dat kan niet want ze krijgen eerder al problemen. Dus wat is het nou :?

En antwoord 2, vertel me maar es welke vorm een lichtstraal dan wel heeft ? Dat de vorm van de gesneden silicium schijven rond is, heeft dus een heel andere reden, en niet omdat een lichtstraal rond zou zijn of zo.

Maar gelukkig heb je het bij antwoord 3 alsnog bij het rechte eind ;)

Bovendien genereren kleinere cores minder warmte, da's ook een niet te onderschatten voordeel. Verder scheelt het flink in de kosten, want hoe kleiner des te meer er op een wafer passen, en da's dan weer kosten besparend bij de productie.
een kleinere core(als we aannemen dat je dat bereikt hebt dmv een kleiner procede) produceert wel minder warmte maar het wordt ook een stuk moeilijker om die warmte weg te krijgen uit de chip, nou is het nog steeds een groter voordeel om een kleiner procede te gebruiken icm een groter aantal transistoren(oa dmv grotere cache zodat meer oppervlak = meer koelbaar oppervlak = meer warmte overdracht)
maar idd ergens zal het eindigen, dat is duidelijk, waar dat zien we vanzelf wel :)
Tot ze met losse atomen werken, en tot de conclusie komen dat ze beter een chip kunnen maken zo groot als een stoeptegel om meer transistors kwijt te kunnen.

Waarom steeds kleiner binnen dezelfde ruimte? Maak de ruimte dan groter, denk ik met mijn klein verstand?

Of zijn er al grote chips, met 1000x de rekenkracht van een huidige high-end processor, maar worden die niet aan het klootjesvolk getoond omdat zij mogen aanmodderen met veel te dure (500+ euro!!!) chips? Lekker uitmelken! En steeds een nieuwe processor(generatie) uitbrengen die een fractie sneller is dan zijn voorganger.

Terwijl ze best een flinke investering kunnen doen, en dan zonder veel kosten 10 Ghz processoren (zo groot als een stoeptegel :+) van de lopende band kunnen laten rollen.
Groter is alleen maar duurder lijkt mij.

Iniedergeval de grondstofkosten zullen groter zijn voor een stoeptegelformaat processor. Verder gebruikt zo'n ding denk ik ook veel meer stroom.
Groter is alleen maar duurder lijkt mij.

Niet helemaal mee eens. Het ontwerpen van een nieuwe manier om nog kleiner te kunnen produceren kost enorm veel knaken in onderzoek en aanschaf in machines. Daarbij wordt de kans op fouten groter en dat terwijl van te voren niet altijd vaststaat of het uberhaupt wel gaat lukken (en men dus de kans loopt al het geld weg te gooien).

Daar staat tegenover dat, des de groter de cpu, des de minder snel hij word --> signalen moeten langere afstanden overbruggen!
Allemaal fout, of in elk geval niet helemaal goed.

Het is een feit dat er op elke wafer slechte plekken zijn.
Stel dat je op een wafer van 12 inch 15 ernstige kristalfouten hebt, dus 15 defecten, of dat die erin sluipen tijdens productie, dan zijn de chips op die plekken waardeloos. Het percentage gelukte chips noemt men 'yield'.
Die 15 defecten zorgen dus voor een yield onder de 100%. Stel dat je heel kleine chips ('die', spreek uit: daai; dit slaat op het microcircuit op de wafer/silicium, zonder behuizing/capsule etc dus gewoon naakt) maakt, 7 mm^2, er passen er dan duizenden op die 12inch wafer, dan zijn er zo'n 15 (kan zijn dat 2 defecten precies in 1 chipje liggen) niet goed, dus je yield ligt nog altijd tegen de 100%.

Stel je voor dat je op dezelfde wafer 2 grote chips maakt. Dan zijn die beide defect, dus waardeloos dus heb je een yield van 0%.

En daarom moet men de productie schalen, om meer op dezelfde oppervlakte te kunnen plaatsen, om sneller te zijn en meer te kunnen integreren.

* 786562 RobT

edit: aanvulling

De lenzen zijn misschien rond, maar de maskers zijn toch echt vierkant. Heb er thuis 1 liggen (hier op het werk ook wel trouwens) zal vanavond of zo ff een webcam schotje maken.
De kwaliteit van wafers kan verbeterd worden, en als je genoeg geld hebt zou je best kunnen werken met een yield van 1% of lager. Verder zou je redundante circuits kunnen gebruiken om een deel van de mogelijke defecten op te vangen. De lichtsnelheid kan daarentegen niet verhoogd worden ;). Hoewel yield (eigenlijk: geld) inderdaad de praktische reden is dat grotere chips niet gemaakt worden, is geen theoretische beperking.
Volgens mij heeft het met snelheid en energie verbruik te maken... maar ik weet het niet zeker
Heeft te maken met de snelheid waarmee de signalen reizen. Stel je draait op 3GHz, dan duurt je cyclus 0,33 nanoseconde. De signalen komen maar enkele centimeters ver in die tijd (halen 10 centimer @ lichtsnelheid, maar zo snel gaan ze niet). Alles moet dus wel dicht op elkaar zitten.
het energie verbruik is al een ding

daarbij komt kijken dat zo'n grote cpu natuurlijk erg duur is om te maken, er kunnen namelijk misshcien wel 20, of zelfs 40 athlons/p4's in.

Daarbij komt ook nog kijken dat de afstanden in de chip zelf groter worden. En als de weg groter is, duurt het langer om er informatie over te sturen, nu denk je misschien dat je dat niet merkt in zo'n chip, het gaat allemaal zoo snel. Het zal ook nog wel snel gaan, maar een stuk langzamer als in een athlon/p4

edit:

niet iets later als bovenstaande reactie, maar ik bedoel ongeveer hetzelfde
Ja dat snap ik nou ook niet waarom niet gewoon een chip maken die 5x5cm is ofzo dan kunnen er een heleboel meer transistors op. Zouden ze bijvoorbeeld kunnen doen met supercomps die nemen toch al zoveel ruimte in en het koelen gaat dan ook een stuk makkelijker. :P

Idd waarom ronde wafers :? Okay omdat lenzen rond zijn maar je moet ook weer een heleboel van dat spul wegflikkeren of kunnen ze dat weer omsmelten tot een nieuwe wafer. :?
5x5 cm is niet haalbaar om de lithografische machine dat niet halen. De maximale grootte van een chip is ongeveer 3x3 cm, geloof ik. Dit zou je moeten kunnen vinden op asml.com.
Ben benieuwd hoe klein ze kunnen gaan.
En waarom zijn wafers rond? Ik bedoel, je maakt dan een heleboel halve chips, waarom zijn ze niet rechthoekig :?

VOORBEELD
Er zijn ook vierkante wafers.
Deze worden onder meer gebruikt voor het produceren van koppen voor harddisks.

verder heeft mcbadass gelijk en is het verder een kwestie van: iedereen doet het zo.

Nog even een opmerking:
Het plaatje van de lithografie machine is wel een van een oude generatie, die kan echt niet op 0.065 micron belichten. tevens is het een stepper en geen scanner.

Je kan wel als grappig modden maar hier even een quote van de asml site:

Equally important, ASML systems permit handling of thick substrates, square substrates and different substrate types such as quartz, SiGe and Silicon On Insulator (SOI) as well as processing on both sides of the wafer.


substrates zijn dus wafers.
Dit is helemaal geen oude generatie. Dit is een EUV (extreme ultra violet) lithografiemachine. Deze werken met een zo klein mogelijke golflengte van licht die je waarvoor je dus bij extreem ultraviolet moet zijn.
Deze machines zijn op dit moment allemaal nog in een experimentele fase en dus zeker niet oud.
Ehhhhhh ik wil niet zeuren maar steppertje heeft (natuurlijk) gelijkt. De machine die is afgebeeld is een ASML 5000/50 machine. Dit is een zeer oude (9 jaar) machine die volgens mij maximaal 0,35 aan kan.

Het schema eronder is inderdaad de nieuwe EUV-techniek maar daar zijn nog geen werkende machines van gebouwd (enkel wat proef-opstellingen).

De huidige machines voor 0,09 werken mbv van 193 nm lasers (ASML 5500/1100B en AT:1100B) en zijn veel groter dan de hier afgebeelde machine.
dat heeft te maken met hoe het silicium als een kristal aangroeit tot een rol ... hiervan worden dan weer plakken afgesneden.. je kunt het silicium niet dwingen zich als een vierkant te gaan hechten
Uh-huh...jammer dat silicium van nature een kristalijne atoom structuur heeft...niks "uitgroeit tot een cilinder"...dat je dan nog informatief wordt gemod...dat zegt niet veel goeds over de modders hier...

Die wafers zijn om twee redenen rond; de eerste is al genoemd (ronde lenzen) en de tweede is dat de hardende substantie die eropgespoten wordt (lees de beschrijving in het artikel) er van bovenaf op gedruppeld wordt. Om die substantie gelijkmatig te verdelen, wordt de wafer rondgedraaid op snelheid, waardoor de nog vloeibare substantie gelijkmatig over de wafer wordt verdeeld door de middelpuntvliedende kracht.

Om in balans te blijven tijdens dat ronddraaien zijn de wafers rond. Vierkante wafers zouden beter zijn voor de yield en goedkoper om te produceren, maar dan gaat de verspreiding van dat hardende middeldtje niet zo goed. En dat is een critische stap die samen met die ronde lenzen ervoor zorgt dat de wafers rond moeten zijn.
Helaas, mcbadass heeft het bij het rechte eind.

Over de ronde lensen kan ik zeggen dat er van de lens maar een klein gedeelte in het midden wordt gebruikt, dit stukje lens is rechthoekig. Als het met die ronde lenzen te maken heeft zouden de individuele images (lees chips) ook rond zijn.

Over de fotogevoelige laag die op de wafer ge-spin-t wordt : die kan net zo goed op een vierkante wafer worden aangebracht. Je moet hem dat wel goed gecentreerd ronddraaien maar dat moet je ook met ronde wafers.
MacD en Windancer:
Helaas hebben jullie het bij het verkeerde eind. Ronde lenzen en daarom ronde plakken: nope (de plak wordt verdeeld in velden welke stapsgewijs wordt 'geflitst', vandaar ook de naam 'waferstepper' (zoals oa ASML ze maakt).
In deze posting: http://www.tweakers.net/reacties/?Action=Posting&ParentID=653561 staat uitgelegd waarom de plakken rond zijn (incl links naar een site met plaatjes over het wafer/silicium proces).

Wat betreft het aanbrengen van fotoresist is het handig dat de wafer rond is, er wordt fotoresist (vloeibaar) op de rondspinnende plak gedrupt zodat het zich verspreidt. Het maakt echter niet uit of een plak rond of vierkant (of welke vorm dat ook) is, als je het middelpunt pakt, is de plak altijd in balans.
jaweeeel.... gewoon aftapen met wat ducktape doet wonderen hoor :)
kan te maken hebben met het feit dat de spiegels en lenzen (verplicht) rond zijn :?
Zoals je misschien weet zijn wafers plakjes van een grote rol. Die zijn natuurlijk heel zwaar, dus als ze dan rond zijn, dan kun je ze de fabriek inrollen! Sim-pel!
Volgens mij heeft het te maken met de aangroei van kristallen tijdens de productie van een staaf silicium. Daarna worden er plakjes van gesneden. En een ronde staaf vierkant maken gaat niet zonder verlies..

Tja, ik heb mn browser window blijkbaar al lang niet ververst.. dubbelpost..
Misschien dat ik ook nog iets zinvols aan de discussie over ronde vierkante en rechthoekige en lichtstralen toe kan voegen... Het groeien van kristallen en silicium tot wafers, daar wil ik me niet over uitlaten. Weet er gewoon te weinig van om er iets zinvols over te zeggen... Maar over de ronde vorm wel dit:

STEL: Een lichtstraal is geconcentreerd op één punt. Vervolgens wordt de lichtstraal bewogen om een groter gebied stukje voor stukje te gaan beschijnen. Als je je dan een cirkelbeweging (of liever spiraalbeweging) over dat gebied voor kunt stellen, dan is zo'n spiraalbeweging het makkelijkst te beheersen. De snelheid van de lichtstraal over de spiraal is constant, alsmede de veranderingen in x en y richtingen.
Als je die lichtstraal nou over een vierkant moet gaan sturen, dan krijg je dat het ene moment alleen de x-coordinaat veranderd, en daarna pas weer de y-coordinaat. Komt nog bij dat je voor elke x naar y verandering af moet remmen, om te voorkomen dat je te ver in een van de richtingen doorschiet.

Een puur practische redenatie dus, maar 'k hoop dat ik vroeger bij natuurkunde goed genoeg opgelet heb :p
STEL
stel dat, inderdaad. Laat het nu net zo zijn dat de maskers vierkante (cq rechthoekige, iig niet ronde) plaatjes zijn die geprojecteerd worden...

Verder heeft een zigzaggend patroon zoals gevolgd wordt het voordeel dat per verplaatsing maar een as actief ingesteld hoeft te worden, dit vereenvoudigd zowel de mechanica als het bijbehorende regelsysteem.
. Komt nog bij dat je voor elke x naar y verandering af moet remmen, om te voorkomen dat je te ver in een van de richtingen doorschiet.
wel eens foto's ontwikkeld ?
om de lichtgevoelige lak te laten reageren is tijd nodig, simpelweg een stroboscoop gebruiken en maar hopen dat de flitsen exact op de gewenste tijd het substraat bereiken zal niet werken lijkt me...
Als reactie op CaptainPervert:

Het lijkt mij logisch dat naarmate de afstand tussen de transistoren groter word de snelheid afneemt.

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True