Op Chip Architect is weer een uitgebreid artikel verschenen met daarin een verdere analyse van de Intel Prescott-core. Na een viertal eerdere delen waarin al veel aanwijzingen werden gevonden levert Hans de Vries nu het definitieve bewijs dat ook Intel zijn x86-processor geschikt heeft gemaakt voor 64-bit instructies. Dat is een interessant gegeven, want nu AMD de Opteron heeft uitgebracht zitten veel mensen te wachten op een antwoord van Intel op x86-64. Op dit moment kan het dan nog wel waar zijn dat een gemiddelde consument geen 64-bit processor nodig heeft, maar over enkele jaren zal die situatie heel anders zijn. De beperkingen van 32-bits adressering worden in alle moderne operating systemen namelijk al ruim vóór de limiet van 4GB fysiek geheugen merkbaar. Intel zou er natuurlijk voor kunnen kiezen om IA-64 vanuit het high-end serversegment naar beneden te schalen, maar het begint er steeds meer op te lijken dat de gigant het voorbeeld van AMD gaat volgen door x86 uit te breiden met 64-bit features.
De 0,09 micron Prescott-core blijkt net als Hammer te kunnen werken met 64-bit getallen en 48-bits adressen om virtueel geheugen mee aan te spreken. Dit blijkt uit onder andere uit het bestuderen van de TLB, het trace cache en de target buffers. De precieze metingen en berekeningen zijn te vinden in het artikel, maar het komt er bij alledrie op neer dat ze ten opzichte van de Northwood-core naar verhouding groter zijn geworden en/of een andere vorm hebben gekregen. Veranderingen die - verrassing - precies kloppen met toenames van 32 naar 48 of 64 bits. Ook is nu duidelijk geworden dat de tweede integer-core die hier wordt besproken onmogelijk gebruikt kan worden om HyperThreading te verbeteren, maar juist wel uitermate geschikt is om het 64-bits rekenwerk te doen.

De nadruk van bovenstaande alinea ligt op het woord kan. Hoewel het zonder twijfel technisch mogelijk is voor Intel om net als AMD voor het einde van het jaar een x86-64 chip voor desktops op de markt te hebben, is het is niet erg waarschijnlijk dat dat ook gaat gebeuren. Er zijn echter wel verschillende aanwijzingen dat bij Potomac, de 0,09 micron Xeon MP, de 64-bit technologie ingeschakeld zal zijn. De desktopchip en Xeon DP zullen in eerste instantie gewoon 32-bits blijven. In het artikel wordt gespeculeerd dat Prescott Pentium 5 gaat heten en de ongeveer een jaar later op de markt te verschijnen 64-bit versies van de core Pentium 6 gaan heten.
Dit lijkt ons niet erg waarschijnlijk, maar het mag inmiddels wel duidelijk zijn dat heel wat specs van de volgende core met gemak verdubbeld kunnen worden. De grote vraag blijft alleen wanneer Intel dit gaat doen, en hoe ze een 64-bit Pentium / Xeon in hun strategie en marketing gaan passen. Eventuele compatibliteit met de (vrij te gebruiken) x86-64-standaard van AMD zou waarschijnlijk flink slikken zijn voor Intel, maar wellicht is dat uiteindelijk toch de beste koers om te volgen. De tijd zal het leren, maar het plaatje zou er ongeveer als volgt uit kunnen zien:
![]() | ||||||||
![]() | Pentium 4 (Nu) Northwood (SP) Prestonia(DP) Gallatin (MP) | Pentium 5 (H2 2003) Prescott (SP) Nocona (DP) | Pentium 6 (H2 2004) Tejas (SP) Jayhawk (DP) Potomac (MP) | ![]() | ||||
![]() | ||||||||
![]() | Data | ![]() | 32-bit | ![]() | 32-bit | ![]() | 64-bit | ![]() |
![]() | ||||||||
![]() | Virtueel geheugen Fysiek geheugen | ![]() | 32-bit 36-bit | ![]() | 32-bit 40-bit | ![]() | 48-bit 40-bit | ![]() |
![]() | ||||||||
![]() | Registers in architectuur | ![]() | 8 | ![]() | 8 | ![]() | 16? | ![]() |
![]() | ||||||||
![]() | HyperThreading | ![]() | Northwood: 2-way Prestonia: 2-way | ![]() | Prescott: 2-way Nocona: 4-way? | ![]() | Jayhawk: 4-way Potomac: 4-way | ![]() |
![]() | ||||||||
![]() | Frequentie | ![]() | 2,0GHz ~ 3,2GHz | ![]() | 3,4GHz+ | ![]() | 4,0GHz+ | ![]() |
![]() | ||||||||
![]() | SPECint2000 score | ![]() | 1250 | ![]() | 1500 | ![]() | 1900 | ![]() |
![]() | ||||||||
![]() | L1 data cache | ![]() | 8KB | ![]() | 16KB | ![]() | 32KB | ![]() |
![]() | ||||||||
![]() | Trace cache | ![]() | 12K µOps 80KB 3 µOps per cycle | ![]() | 16K µOps 128KB 4 µOps per cycle | ![]() | 16K µOps 128KB 4 µOps per cycle | ![]() |
![]() | ||||||||
![]() | L2 cache | ![]() | 512KB | ![]() | 1MB | ![]() | 1MB | ![]() |
![]() | ||||||||
![]() | Integer registers | ![]() | 128 x 32-bit | ![]() | 256 x 64-bit | ![]() | 256 x 64-bit | ![]() |
![]() | ||||||||
![]() | Floating point registers | ![]() | 128 x 128-bit | ![]() | 256 x 128-bit | ![]() | 256 x 128-bit | ![]() |
![]() | ||||||||
![]() | Load buffer | ![]() | 48 items | ![]() | 96 items | ![]() | 96 items | ![]() |
![]() | ||||||||
![]() | Store buffer | ![]() | 24 items | ![]() | 48 items | ![]() | 48 items | ![]() |
![]() |
Voor de liefhebber staat er een uitgebreidere tabel in het originele artikel, samen met nog wat meer informatie over het scheiden van de x87 floating point unit en de SSE-core, en een foto van hoe de mysterieuze LaGrande-beveiligingsmodule er op de core uit ziet. Daarnaast vind je er trouwens ook nog mooie 1600x1200 wallpapers van de Pentium 4 (Northwood) en de "Pentium 5/6" (Prescott) cores. De moeite waard om even langs te gaan dus.