Geruchten over toekomstige Opteron-cores

The Inquirer heeft een interessant artikel geplaatst over de langetermijnplannen van AMD met betrekking tot de Opteron. Zoals inmiddels wel bekend zal zijn, verschijnt later dit jaar een DDR2-versie van deze processor, ook wel bekend als Revisie F. Hoewel de eerste ervaringen met het nieuwe geheugen tegenvielen, wordt nog altijd verwacht dat het uiteindelijke product enkele procenten winst zal laten zien. Voor de komen jaren heeft het bedrijf nog minstens twee andere revisies in ontwikkeling: G (codenaam Deerhound) en H (codenaam Cerebus / Wolfhound).

De Deerhound (G) is een 65nm-versie van de Opteron die in het tweede of derde kwartaal van 2007 zal verschijnen. Hij zal gebruikmaken van hetzelfde socket (1207) als Revisie F, en beschikbaar zijn als dual- en quadcore-uitvoering. De chip zou 2MB aan L3-cache met zich meekrijgen, vooral om servers met acht sockets aantrekkelijker te maken. Op dit moment is al wel mogelijk om acht sockets (oftewel zestien cores) samen te laten werken, maar het HyperTransport-netwerk wordt dan zo druk belast dat de prestaties in de meeste gevallen lang niet zo goed opschalen als van twee naar vier sockets. Het L3-cache moet samen met een paar slimme trucs om het verkeer te filteren deze bottleneck wegnemen. Revisie G zou daarnaast een tweede generatie virtualisatiefeatures aan boord hebben, een 48-bits adresbus om meer fysiek geheugen aan te kunnen spreken (huidige Opterons hebben een 40-bits bus), en 'last but not least' zou de floating point rekenkracht verdubbeld worden.

In 2008 zou vervolgens Revisie H moeten verschijnen, met onder andere een groter L3-cache (6MB) en hogere kloksnelheden. Gesproken wordt over een 2,6GHz quadcore. Verder zou de ondersteuning voor DDR2 op dat moment ingeruild worden voor een viertal FB-DIMM-kanalen, mogelijk zelfs FB-DIMM 2.0. Ook moet het met H mogelijk worden om HyperTransport-links op te splitsen van 16-bit naar twee keer 8-bit. Het voordeel hiervan is dat bandbreedte tussen de processors ingeruild kan worden voor lagere latencies (omdat er met meer andere chips een directe verbinding kan bestaan). Al deze wijzigingen moeten het mogelijk maken om de Opteron-architectuur op te schalen tot zestien sockets (64 cores) per server.