Intel Itanium 2 Montecito krijgt 24MB L3-cache - update

X-Bit Labs heeft van Intel vernomen dat de Itanium 2 Montecito met 24MB L3-on-die-cache zal worden uitgerust in plaats van 12MB zoals Intel eerst had aangegeven. Dit is de tweede keer dat het L3-cache van de opvolger van de Madison wordt vergroot, want begin dit jaar gaf Intel namelijk al aan het cache met 6MB te vergroten naar 18MB. Naast dit enorme cache heeft de Montecito ook twee cores aan boord. De processor zou ergens in het jaar 2005 op de markt moeten verschijnen en zal in 2006 of 2007 door de Tanglewood worden opgevolgd, die uit maximaal 16 cores bestaat:

Existing Itanium chips have 6MB of cache and are not capable of multithreading, in which multiple applications can be run simultaneously with no degradation to performance. The company has already said the chip will have two processors on a single piece of silicon, known as "dual core", and have 24 megabytes of cache. The Itanium chips crunch 64 bits of data at a time, compared with the 32 bits at a time processed by Intel's Pentium and Xeon servers.

Update:
Ondertussen hebben ook eWeek en InformationWeek het nieuws opgevangen en hebben daarop een aantal vragen aan Lisa Graff, verantwoordelijk voor de marketing van enterprise processors bij Intel, gesteld. Van haar kwamen ze te weten dat er bij het ontwerp van de architectuur van de Itanium rekening is gehouden met het plaatsen van meerdere cores op een chip. Daarnaast zouden de cores van de processor ook multithreading ondersteunen.

Volgens Graff is Intel niet erg tevreden met de plannen van Microsoft om de IA-32 Execution Layer pas in de tweede helft van 2004, als onderdeel van Service Pack 1 voor Windows Server 2003, uit te brengen. Daarom zijn ze aan het onderzoeken of Microsoft dit stukje software om x86-instructies uit te voeren niet los kan uitbrengen. Ook zou het mogelijk kunnen zijn dat ze dit overlaten aan de fabrikanten van complete Itanium-systemen.

Met de verkoop van deze systemen gaat het ondertussen ook een stuk beter. Er wordt namelijk verwacht dat er in de tweede helft van 2003, maar liefst 65% meer Itaniums worden verkocht dan in de eerste helft. Dit komt volgens Graff vanwege het feit dat er aan het einde van dit jaar ongeveer duizend applicaties beschikbaar zullen zijn. Halverwege 2004 zouden dit er zelfs 1500 moeten zijn. De verkochte systemen worden vooral gebruikt voor het databaseservers.

Reacties (36)

Veel cache is leuk, maar 12 mb per core klinkt alsof Intel problemen heeft met aanleveren van genoeg data door de memory controller.

Zonder eerst de hele Intel site te doorzoeken: Weet iemand wat voor memory configuratie een Itanium 2 heeft?

edit:

mm, zo te zien zal deze maar een 533MHz bus hebben waar bij een dual systeem ook nog 2 cpu's opzitten. Misschien zou het handiger zijn om dat wat op te voeren ipv een mega grote cache te gebruiken om maar niet mem access te hoeven doen...

24MB lijkt veel, maar het is feitelijk gewoon 12MB per core en dat is een vrij logische stap na Madison met 9MB per core. De Power5 MCM heeft trouwens 18MB L3 per core .

Veel cache is leuk, maar 12 mb per core klinkt alsof Intel problemen heeft met aanleveren van genoeg data door de memory controller.

Dat probleem heeft iedere moderne processor al ruim 10 jaar. Niet iedereen kan het zich echter veroorloven om het op deze manier op te lossen.

Als't niet sneller kan , hup een massa cache erop en't zel wel vooruit gaan.

Wie zegt dat de hoeveelheid cache het enige punt is dat verbeterd wordt?

Zouden ze niet beter werk beginnen maken van multi core ipv hier hun tijd nog in te steken.

Dit is dus een multi-core processor.

Dat probleem heeft iedere moderne processor al ruim 10 jaar. Niet iedereen kan het zich echter veroorloven om het op deze manier op te lossen.

now nee. de athlon FX krijgt zijn geheugen controler maar zelden helemaal vol.
hij heeft ook veel minder geheugen bandbreedte nodig om het zelfde werk te doen als bv de p4.
de lange pijplijnen die intel gebruik hebben now eenmaal grote en geavanceede branchpredictors nodig, en die moeten ver in het geheugen kunnen kijken, dus geen geheugen bandbreedte overhead.

hij heeft ook veel minder geheugen bandbreedte nodig om het zelfde werk te doen als bv de p4. de lange pijplijnen die intel gebruik hebben now eenmaal grote en geavanceede branchpredictors nodig, en die moeten ver in het geheugen kunnen kijken, dus geen geheugen bandbreedte overhead

Branch predictors kijken helemaal niet in het geheugen, alleen naar het trace cache. Dat Intel door zijn langere pipeline en externe geheugencontroller met een hogere latency zit, en dus qua performance meer last heeft cache misses, wil niet zeggen dat de Athlon FX minder bandbreedte nodig heeft om hetzelfde werk te doen.

Nee, de Montecito is een dual-core processor

Twee is meer dan één, dus multi . Je gaat mij bovendien niet wijsmaken dat ze bij het ontwerpen van een 2-way multicore chip niet alvast nadenken over hoe ze daar later een 4-way of 8-way versie van zouden kunnen gaan maken. Wat iemand hierboven suggereerde is dat Intel jaren bezig is met een nieuwe core, en dat de enige vernieuwing die daar uit komt rollen wat extra L3-cache is.

Maar dat is toch niet allemaal on-die cache? Mag ik hopen

Nee, het is niet on-die en draait ook maar op de halve coresnelheid, maar dat is dan ook nog geen 0,09 micron-chip. Ik noemde het even ter illustratie voor mensen die zo'n Montecito gaan vergelijken met een Opteron of Pentium, terwijl Intel hem in het segment van Power5 en EV7 probeert te plaatsen.

De Power5 MCM heeft trouwens 18MB L3 per core.

Maar dat is toch niet allemaal on-die cache? Mag ik hopen

Dit is dus een multi-core processor.

Nee, de Montecito is een dual-core processor

[Naast dit enorme cache heeft de Montecito ook twee cores aan boord.

En vergeet niet te vermelden dat deze Itanium een snellere systeem bus mee zal krijgen dan de huidige Itanium, of de Madison. Volgens het artikel zou Intel met de Fanwood de overstap van 400MHz naar 533MHz PSB (processor system bus) maken.

Oja, hier misschien een beter plaatje van de arbiter bus: http://www.tweakers.net/ext/f/15570/full.gif

multi betekent meer als 1 dual is ook multi

Als't niet sneller kan , hup een massa cache erop en't zel wel vooruit gaan.

Zouden ze niet beter werk beginnen maken van multi core ipv hier hun tijd nog in te steken. Ik vrees dat met dit soort aan on die cache en de bijhorende monsterprijs ervan , de doelgroep kopers serieus klein zal zijn.

Het is dus wel degelijk nuttig hier tijd in te steken, want processorsnelheid ontwikkelt zich veel sneller dan geheugensnelheid.

Als de data niet in de cache past heb je helemaal niks aan een 4 GHz processor met een 500 MHz bus eraan vast. Het geheel is net zo snel als het traagste component. Tegenwoordig is dat altijd het geheugen.

want processorsnelheid ontwikkelt zich veel sneller dan geheugensnelheid.

Bij Intel ja...

Als ze zich nu eens daar op gingen concentreren, was het helemaal niet nodig geweest idiote hoeveelheden cache in die chips te proppen. Nog even en je hebt geen geheugen meer nodig.

Ja, ok opzich niets natuurlijk maar 1GB cache geheugen is wel ietsjes duurder dan 1GB PC3200 in dual channel opstelling.

Nog even en je hebt geen geheugen meer nodig.

hmmm wat zou hier mis mee zijn?

goh, dat jij kritiek hebt op zon bedrijf, die mensen zijn echt niet gek en weten wat ze moeten doen

begrijp zoweerzo al die reaktie niet van mensen die klagen, en het beter denken te weten

wordt de prijs ook met die factor steeds vergroot

Ik neem aan van wel, vergelijk maar es een Barton met een Thoroughbred van dezelfde rating...

Ik neem aan dat dat met itaniums ook gewoon zo zit?

Bij de Barton en Thouroughbred gaat het om vergroting van L2 cache, en niet als bij deze Itaniums om vergroting van L3.

L3 werdt in de tijd van de Intel Pentuim I & AMD K6-2 & III vaak al extra op met MoBo geplaats als extra buffer in 256, 512 kB of 1 Mb. Zo heb ik hier nog wel een paar draaien voor de kinderen. Beide met 1 Mb L3 cache op het MoBo.

L3 is dan ook duidelijk veel minder duur dan L2, zal dus in verhouding nog redelijk mee gaan vallen denk ik.

Ik weet niet zeker of dat bij Pentium's en K6'en echt wel een L3-cache was op het mobo of toch een L2-cache (weet niet goed meer of die cpu's on-die L2 hadden, maar denk het niet).

Anyway, hier komt die L3-cache on-die, dus zal die toch een pak duurder zijn dan die van de oudere systemen. Bij mijn weten verschilt L3 vooral door de mindere bandbreedte (en dus smaller en goedkoper datapad) van L2. Misschien dat die ook niet op cpu-snelheid draait, maar slechts aan de helft of een kwart (of whatever andere factor) van de cpu-snelheid.

Ging zeker weten om L3, maar dan ongetwijfeld op een lagere klok .........

Bij al die borden draaide het L3 op FSB, Dus bij de Intel's op 66 MHz en bij de AMD's op 100 MHz. Het had bij de oudere borden ( waarbij het zelfs upgradable was met 256 of 512 Kb ) een gradioze naam zelfs

COAST, was de naam, afkorting voor Cache On A STick. Om dubbel van het lachen te gaan. Maar goed, het effect ervan was aanzienlijk. En bij de Itaniums zal het effect bij typische servertoepassingen ook bepaald niet onaanzienlijk zijn.

Nou blijft het de vraag of die 24 MB cache bij de Itanium's inderdaad op CPU snelheid gaat draaien, of 'slechts' op een deel ervan. Bij de oude PIII's en PII's was het dacht ik de helft van de CPU snelheid, zoals het bij de eerste AMD Athlon's op bv 1/2 of 1/3 van de CPU klok was.

De Pentium en de K6 hadden geen on die L2 cache, dat zat meestal op het moederbord en liep op de FSB snelheid. Het zou kunnen dat er op sommige mb's ook nog een extra L3 cache module aangesloten kon worden en volgens mij liep die ook op de FSB snelheid.
vanaf de Pentium Pro en Pentium II en de AMD K6-III kwam er on die L2 cache.

vanaf de Pentium Pro en Pentium II en de AMD K6-III kwam er on die L2 cache

Ik kan je in ieder geval garanderen dat de L2-cache bij de Pentium2 niet on-die was, maar wel ondergebracht in aparte chips op het vaderbord. De PentiumPro had echter wel on-die L2-cache en dat was meteen ook de reden waarom die processor zo verschrikkelijk duur was (de die was monstrueus groot en de yields zeer slecht). Wat de K6-3 betreft kan ik mij niet uitspreken...

de cache heeft effect op de rating, dus dat klopt niet helemaal
vergelijk maar eens een barton met een thourobred met de zelde mhz.
maar dan scheelt het maar iets
en niet met een factor 2 of meer zoals Loner bedoelt

Meer cache = meer transistors = meer warmte. Watvoor koeler moet er wel niet komen op deze CPU?

Iedereen aan de prometia

Maar ff on-topic
Waarom bouwt intel niet net als amd met de amd64 de geheugencontroller in de processor in plaats van de north bridge.

Heb je veel snellere toegang tot geheugen en dan lijkt me dat je veel minder cache nodig hebt omdat je veel kortere lijnen hebt toch

misschien omdat het design dat niet toelaat?

dual 800 Watt...
1 groep is 16A P=U * I (16 * 230) = 3680 watt ... aardig servertje voor nodig .....

Kun je dus 2 servers op 1 groep zetten mocht er dual 800 watt in zitten... ouch

K denk dat je er wel meer kan doen. Die 800watt zal ie waarschijnlijk neit trekken hoor. Alleen zodat er genoeg is. Met 550wat ofzo kom je al een heel end voor een flinke server (evt redundant)

2 cores in 1 CPU, dan 24MB L3 cache... hoeveel stroom gaat dit beestje wel niet vreten? Als je zo'n ding in quad opstelling wilt mag je er een aparte groep voor aanleggen.

denk nie dat server met warmte problemen zitten ....
met 3 a 4 van die 6000 RPM fannen er voor ....
en jah DAT MAAKT HERRIE sow what....

en stroom voorziening .... maakt ook weinig uit voor een server met een dual 800 Watt voeding kom je er wel

ow en 1 apparte groep doen ze toch al ... niet omdat server zo veel stroom trekken maar omdat ze niet uit mogen vallen .....

[EDIT]

1 groep is 16A P=U * I (16 * 230) = 3680 watt ... aardig servertje voor nodig .....

Op zich niet eens zo verwonderlijk. Ik herinner me de tijd nog heel goed dat je een paar duizend BEF moest neertellen om je RAM met 1MB uit te breiden. Nu zit er 2gig in mijn systeem. De evolutie van 8mb naar 2GB heeft ook "maar" 10 jaar geduurd. Dus waarom zou dit dan zo gek zijn? Het gaat tenslotte om een high-end cpu. Intel weet heus wel waar ze mee bezig zijn.

http://www.tweakers.net/ext/f/15570/full.gif

Wat ik hier zie is dus dat Intel weer doorgaat met 1 bus naar de chipset (lees als: memory controller). Levert dit niet veel problemen op? Vooral dat ze op zulke hoge snelheden zitten en snel de boel vol kunnen gooien. Met P3 dual opstelling waren soms er al problemen, nu zullen ze niet zelfde bus gebruiken maar ben benieuwd hoelang het duurt....