Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 23 reacties
Bron: Chip Architect, submitter: The Source

Op de website van Hans de Vries, Chip Architect, is er een kort verslag te vinden van het Hot Chips 2003-symposium, een bijeenkomst waarin wetenschappers hun nieuwste uitvindingen aan elkaar bekend maken. Uiteraard waren IBM, Intel en Sun ook van de partij en Hans de Vries heeft een aantal foto's genomen van hun presentaties en deze van commentaar voorzien.

*IBM Power5

De IBM Power5 is een cpu die gebaseerd is op de Power4 architectuur waar een aantal verbeteringen aan zijn toegevoegd. Zo zal de Power5 Simultaneous Multi Threading (SMT) ondersteunen, een techniek die veel lijkt op HyperThreading van Intel. Deze techniek moet er voor zorgen dat de verschillende execution units effectiever gebruikt worden door in plaats van één thread, twee threads tegelijkertijd uit te voeren. Om er voor te zorgen dat de threads niet zonder vrije registers komen te zitten heeft IBM ook het aantal registers met ongeveer 50% uitgebreid. Dit zou trouwens niet alleen multi-threaded applicaties ten goede komen, maar ook single-threaded applicaties zouden hier voordeel van hebben. IBM verwacht dat de Power5 ongeveer 40% beter zal presteren als een vergelijkbare Power4-processor als er gebruik wordt gemaakt van SMT.

Hot Chips: IBM Power5 die

*Intel Madison

Begin dit jaar was het nog maar een vermoeden, maar op Hot Chips is het door Intel dan eindelijk bevestigd. Er komt een Itanium 2-processor met 9MB aan L3-cachegeheugen. Deze CPU zal gebaseerd zijn op de Madison core en wordt maar liefst 22mm x 22mm groot, wat een ware uitdaging is voor het fabricageproces. Het grootste gedeelte, zo'n dikke 75% van de die, zal in beslag worden genomen door het cachegeheugen. De kans dat er ergens een blok cachegeheugen niet werkt is bij deze grootte echter enorm. Daarom heeft Intel, net als bij de 6MB Madison, ervoor gekozen om een aantal extra cachegeheugenblokken op de chip aan te brengen, die het werk van eventuele defecte blokken over kunnen nemen. Hans de Vries verwacht dat de 9MB Madison met 14 van dit soort extra cacheblokken is uitgevoerd. De 9MB Madison zal waarschijnlijk op 1,5GHz en hoger gaan draaien en wordt gefabriceerd met een 130nm-proces.

Hot Chips: Intel Madison 9MB die

*Sun UltraSPARC Gemini

Sun was ook van de partij en heeft hun Gemini-processor laten zien. Deze processor is bedoeld voor hun netwerkservers en bestaat uit twee CPU's op een die. Omdat in een netwerkserver de rekenkracht van een processor van minder belang is, is deze processor vooral geoptimaliseerd om snel gegevens te kunnen verplaatsen. Daarnaast heeft Sun geprobeerd het energieverbruik van de Gemini binnen de perken te houden, want de Gemini verbruikt in totaal maar 32W. Uit de foto die van de presentatie is genomen, valt op te maken dat de Gemini niet alleen twee CPU's op een die onderbrengt, maar ook een DDR-geheugencontroller. De processor is uitgerust met 1MB aan cachegeheugen, 512KB per CPU en zal door Texas Instruments worden gemaakt.

Hot Chips: Sun Gemini die

Lees meer over

Gerelateerde content

Alle gerelateerde content (29)
Moderatie-faq Wijzig weergave

Reacties (23)

Het grootste gedeelte, zo'n dikke 75% van de die, zal in beslag worden genomen door het cachegeheugen.
die intel madison is in feite een geheugenchip met een ingebouwd processortje :P
en hoe zit het nu met de warmte afgifte,da ze daar ook iets aan gaan doen? Veel belangrijker dan pure snelheid vind ik.
Vindt jij, vinden je medetweakers, maar ikke niet. Een CPU die gemaakt is voor 2GHz heeft op die snelheid maar gewoon te functioneren. Of ie nou heet wordt of niet.

Mijn 3GHz wordt ook knetterheet, maar het zal me echt een stuk aan mijn derrière oxideren hoor.

Denk ook wel dat de fabrikanten voldoende koeling zullen toepassen. Dit zijn toch niet het soort CPU's die je in de winkel in een klein doosje koopt en er zelf nog een koeler bij moet verzinnen...
De gemiddelde klant wil een mooi uitziende computerkast en dat design wordt gekozen bij de looks van de monitor en moet ook in de huiskamer passen.
Bij die eisen zit ook dat 'ie niet als een stofzuiger moet gaan klinken, omdat er dusdanig geforceerde koeling nodig is.
Kortom de warmteproductie is echt wel een issue.
Dus jij wil een Itanium met 9MB cache in je huiskamer?Tuurlijk is warmteafgifte in veel situaties belangrijk, maar een Itanium-bak hoeft niet stil te zijn.

Ik heb geen idee of het plan bestaat deze beestjes ook in een blade-server te proppen, want dan moeten ze natuurlijk niet al te heet worden, maar anders maakt het natuurlijk geen f*** uit of er een mega-koeler op moet om hem koel te houden.
loooool!

"...maar het zal me echt een stuk aan mijn derrière oxideren hoor."
Laat Intel maar lekker doorgaan met het opschroeven van de warmteafgifte. Op deze manier wordt waterkoeling voor steeds meer mensen een alternatief. Zelfs OEM's zullen overgaan op wc. En als wc dan uiteindelijk mainstream is, dan kan de warmteafgifte weer omhoog. :P
Veel belangrijker?
Warmte ontwikkeling is een bij produkt dat ongewenst is maar waar men niet onderuit komt.

Dit zijn zware CPU heavy thin en die zullen dus ook wat aan vermogen trekken om aan hun performance te komen. in enterpris server toepassingen.

150 Watt of wat die dingen gaan trekken is dan normaal, wel niet gewenst maar ook niet aan onder uit te komen.

Wil je zuinig dan pak je VIa C3 alleen de koncurent presteerd dan 100x beter.
Want vermogen opname verminderen houd in hakken in de transistoren ze min mogelijk cache en of de Vcore en cLcok verlagen en dat houd dus in een zware performance vermindering.

Performance en weinig vermogen gaat niet samen zijn twee tegenstrijdige preoriteiten.

Dit is gewoon net zo iets als het diesel verbruik van een zware 18 wheeler vrachtauto afzeiken tov een corsa dieseltje.

'n 9MBL2 itaniumII is geen mobile CPU dus andere eisen gaan voor.
Hans de Vries verwacht dat de 9MB Madison met 14 van dit soort extra cacheblokken is uitgevoerd
Als die blokjes overeenkomen met de kleinste die je op de tekening kan zien heb je dus ongeveer 10 MB als ze allemaal gelukt zijn.
Als die blokjes overeenkomen met de kleinste die je op de tekening kan zien heb je dus ongeveer 10 MB als ze allemaal gelukt zijn.
Ik heb ze allemaal na zitten tellen. Ik ben uitgekomen op 211 hele blokjes, dan nog 5 blokjes die direct aan de core grenzen, en dan nog 4 halve blokjes. Kortom, in totaal tel ik er ook 218 :)

De 6M Madison heeft in totaal 140 blokjes, waarvan 8 voor ECC en 4 voor om slechte yield op te kunnen vangen. De 6M Madison gebruikt dus in totaal 128 om aan die 6M cache te komen. Klopt precies, want 128 x 48KB = 6144KB = 6MB.

De 9M heeft in totaal 218 blokjes. Wederom is een deel hiervan voor ECC en een deel hiervan is voor een slechte yield. Hoeveel ECC en hoeveel "veiligheids" blokjes er aanwezig zullen zijn is dus nog niet zeker. Maar Hans de Vries denk dat er 12 ECC blokjes en 14 veligheids blokjes aanwezig zullen zijn.

Van de in totaal aanwezige 218 blokjes zullen er maar 192 gebruikt worden om aan de 9M cache te komen (192 x 48KB = 9216KB = 9M). De overige 26 moet je dus onderverdelen over de resterende twee categorieen. Als je naar de 6M Madison kijkt, dan is het percentage ECC blokjes 6.25% van het aantal gebruikte blokjes voor de 6M cache. 8 ECC blokjes van de 128 is 6.25%. Als je dat toepast op de 9M Madison, dan kom je uit op 12 ECC blokjes. 12 ECC blokjes van de 192 is immers ook 6.25%. De resterende 14 blokjes zijn dus extra.

Dit komt er op neer, dat als al het cachegeheugen perfect werkt, er in feite 192 + 14 blokjes gebruikt kunnen worden voor in totaal 206 x 48KB = 9888KB = 9.66MB L3 cache :P Helaas zal Intel zich niet door dit soort bochten kronkelen, en bovendien heb je in dit geval maar 5.8% aan ECC in plaats van 6.25%.

Het aantal extra blokjes is dus gestegen van 4 (2.9% van het totaal) bij de 6M Madison naar 14 (6.4% van het totaal) bij de 9M Madison. Intel heeft zo te zien dus extra voorzichtig gedaan, dit kan betekenen dat het moeilijker is om een hoge yield te krijgen bij de 9M Madison vergeleken bij de 6M Madison.
Helaas zal Intel zich niet door dit soort bochten kronkelen, en bovendien heb je in dit geval maar 5.8% aan ECC in plaats van 6.25%.
1 ECC bit per 17.1666666 databits (206/12) is voor een binaire processor niet handig. Bij 1 bit per 16 databits (192/12) voelt 'ie zich een stuk prettiger.
Heeft niks met "door bochten kronkelen" of zo te maken.
...Ik heb ze allemaal na zitten tellen
Gast! Too much spare time :+
ik ga er van uit dat ze standaard uitgeschakeld zijn,
maar dat zogauw een van de blokjes het begeeft er eentje ingeschakeld wordt..

Edit:
Het zal dus altijd 9MB blijven, tenzij alle reserve blokjes kapot gaan...en ook nog eens een of meer van de "hoofdblokjes" natuurlijk ;)
dan kan windows 95 er toch weer op draaien want die had maar 8 MB nodig volgens het doosje :+
lol, ja weg met dat dure ramgeheugen :Y)


j/k
Tijdens het testen, dus voor het produckt in de winkel ligt, wordt gekeken of een stukje memory kapot is of niet en of een reserve blokje moet worden ingeschakeld. Dit inschakelen wordt gedaan met fuses, hetzij electrisch, hetzij met behulp van een laser. Uit welke blokjes dan die 9 MB samengesteld is ligt dan vast.
Als er bij de klant alsnog een stukkie cache kapot gaat dan kun je het chippie weggooien...
schamen ???

nou behoorlijk ;-))

Hans de Vries is de "guru'" van de Chip Architect
website (zie http://www.chip-architect.com/ ). Hij is iemand die aan de hand van sterk uitvergrootte die foto's kan zien wat een CPU niet of wel heeft. Bijvoorbeeld hij roept al maanden dat Intel stiekem 64-bits extensies (= Yamhill) in Prescott aan het inbouwen is.
Hij is iemand die aan de hand van sterk uitvergrootte die foto's kan zien wat een CPU niet of wel heeft.
Dat kan hij niet, je kan aan een blauwdruk, zoals bijvoorbeeld deze afbeelding, niet precies zien welke transistoren wat doen, je kan alleen door veel ervaring en kennis bepalen waarvoor het gebruikt zou kunnen worden.

Cache is redelijk makkelijk te herkennen, dat zijn grote blokken die er hetzelfde uitzien, maar welke transistor welk doel heeft kan je niet zien. Hans ook niet. Die kan alleen door zijn ervaring en kennis zien welke stukken welk doel zullen hebben, door de afstand van het cache en meer van dat soort dingen.
Bijvoorbeeld hij roept al maanden dat Intel stiekem 64-bits extensies (= Yamhill) in Prescott aan het inbouwen is.
Het is algemeen bekend dat Intel in zijn CPU's erg veel inbouwd maar het nog niet allemaal inschakeld. Zo zat HTT al lange tijd in de P4 core voordat het werd ingeschakeld.

De Yamhill extensies zijn een sterk gerucht, die ook door medewerkers van Intel worden gevoed. Daarnaast zou het niet meer dan logisch zijn dat Intel voor het geval dat alvast 64-bit extensies toevoegd. Maar dat kan je dus niet zien aan de hand van blauwdrukken waar geen commentaar bij staat.
Ik denk dat je je daar toch behoorlijk in vergist.

Uiteraard ben ik met je eens dat je niet van iedere transistor exact kan bepalen wat zijn functie is, maar onderdelen als registers, FPU's, ALU's enz hebben allemaal toch een vrij specifieke vorm. Wanneer je van een ouder type CPU weet waar deze onderdelen zich bevinden en dus ook weet hoe ze eruit zien, dan is het best mogelijk om met een hele hoop kennis en ervaring ze uit een nieuwer ontwerp terug te vinden. Dat dit niet voor 100% lukt mag duidelijk zijn, maar deze man (en vast nog wel meer mensen) komt een heel eind!

Over de Yamhill-extenties in de Prescott:
Het is idd redelijk bekend en ook goed te onderbouwen dat Intel dit in de nieuwe CPU's plaatst. Maar deze Hans de Vries is de enige die een poging heeft gedaan dit rationeel te bewijzen. Dit doet hij door te verwachten dat de Prescott en Northwood vrijwel identiek zullen zijn (de Prescott zal bijvoorbeeld niet ineens twee keer zoveel FPU's krijgen). Door dus uit te gaan van de Northwood heeft hij de ontwerpen naast elkaar gelegd en kwam oa tot de volgende conclusie:
De registers van de Prescott nemen meer ruimte in. Hieruit trekt hij de conclusie dat er in een register dus meer dan 32-bits passen (dus 64). Dit is ff een vluchtig voorbeeld, maar ik denk dat het idee duidelijk is. Het is dus zeker niet onmogelijk bepaalde onderdelen er tussenuit te halen, maar makkelijk is het zeker niet!
Die Processor van Sun lijkt me wel wat voor de anti warmte freaks... :) Het ding verstookt maar 32W....

Ik vraag me enkel af of het ook performd... ;)
Je zal d'r waarschijnlijk weinig mee zijn met je Windhoos XP of Windhoos Langhoorn ;)
Die Power 5 zal wel vet gaan pompen, 'k heb net nog een stukje gelezen over de power4 in EOS magazine... Die zou er ook al aardig wat data doorpompen ;)
als de warmte en dus ook de hoeveel watt,dan zijn binnen 5 jaar de industrie van voedingen en alternatieve coolsystemen(dus geen luchtkoeling),een stuk groter,want iedereen moet zo eentje hebbe.Anders kan je een nieuwe cpu kan hale,doordat hij doorgebrand is.Kunnen beter eens zien hoe ze de toekomstige cpu's kunnen verbeteren zodat ze minder warmte maken.Want minder warmte is nog steeds minder lawaai.
en het zal ook de elektriciteits rekening te goede komen.

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True