Vandaag zal IBM op het Hot Chips Symposium te Palo Alto (Californië) uitleg gaan geven over de Simultaneous Multi-threading Technology die in de aanstaande Power5 processors verwerkt zal zijn, aldus eWeek. Mark Papermaster, directeur microprocessor design in IBM's Systems Group, verklaarde alvast dat deze threading-technology het de Power5-chip mogelijk maakt automatisch en dynamisch te kunnen schakelen tussen single- en multi-threaded mode. Deze zelfregulering geldt ook voor het benodigde vermogen, dat in de processor verdeeld kan worden ten behoeve van de verschillende processortaken, al naar gelang de prioriteit die software-instructies aangeven:
A key mechanism is the ability to dynamically switch the chip from a multi-threaded to single-threaded mode, he said. If an application programmer wants all the processor's resources devoted to a single thread, he needs only to insert an instruction call, Papermaster said.
In addition, the chip automatically can sense the work it is being asked to do, and can dynamically shift energy resources toward that job as needed and away from areas where demand is less, Papermaster said.
"The programmer doesn't have to do a thing," he said. "It will automatically adjust where the power goes."
Papermaster verklaarde dat SMT in de 64-bit dual-core Power5 de prestaties 'viervoudig' zou doen toenemen, doordat iedere core twee threads tegelijkertijd kan verwerken. De Power5 zou in de eerste helft van 2004 seriematig van de band moeten rollen, om eind 2004 in IBM's eServer iSeries en pSeries op de markt te verschijnen.