In een presentatie van topman Paul Otellini in New York heeft Intel meer informatie over de Montecito-processor bekendgemaakt. De voor 2005 geplande opvolger van Itanium 2 bestaat uit maar liefst 1,7 miljard transistors. Ondanks het feit dat dit bijna veertien keer zoveel is als Prescott, is de core zelf 'slechts' ongeveer zes keer zo groot als de Pentium 4, en genereert hij bovendien minder warmte. Dit is te danken aan de compacte en zuinige eigenschappen van cachegeheugen, waar 98% van de chip uit bestaat. Het grootste deel van de die wordt ingenomen door 24MB L3-cache, dat gedeeld wordt door de twee cores. Beide cores hebben echter een eigen L2-cache, waarvan 512KB gereserveerd is voor instructies en 256KB voor data. Normaal wordt zo'n splitsing alleen op L1-niveau aangebracht, maar ook het L2-cache uit elkaar trekken geeft ontwerpers meer vrijheid bij het inrichten van de core en kan dus gedaan zijn voor betere latencies of hogere kloksnelheid.
Naast meer cache zijn er ook andere verbeteringen te melden. Montecito zal drie keer zoveel bandbreedte tot zijn beschikking hebben als de huidige generatie Itanium-processors, wat dus op 19,2GB/s neer zou moeten komen. Het was al bekend dat er begin volgend jaar chipsets voor de Itanium 2 9M verschijnen met een 667MHz FSB van 10,6GB/s, maar het is vooralsnog niet duidelijk waar de rest vandaan moet komen. Wel is het interessant om op te merken dat het bedrijf van plan is om de Xeon-serie uiteindelijk naar hetzelfde platform toe te trekken. Een 1,06GHz Pentium 4-FSB levert namelijk nog niet de helft van de bandbreedte die Intel voor Montecito op het oog heeft.
Ook de core zelf is natuurlijk verbeterd. Montecito ondersteunt een vorm van hardwarematige multithreading en zal door het operating systeem dus gezien worden als vier processors. Verder heeft Intel Foxton-technologie toegevoegd die de chip overklokt zolang de koeling dat toestaat, en wordt de betrouwbaarheid verhoogd met Pellston, een technologie om delen van het L2- en L3-cache runtime uit te schakelen en te vervangen voor reserveblokken zodra er ECC-fouten worden opgemerkt. Intel zal overigens sowieso meer cache op de chip plakken dan er daadwerkelijk gebruikt wordt, om productiefouten in de 500 tot 600mm² grote core te kunnen opvangen. Omdat het overgrote deel van de chip op die manier gedekt is hoopt het bedrijf de yields goed te houden. In 2006 zal er nog een feature bij komen specifiek voor mainframes: lockstep. Twee of drie processors kunnen elkaar hiermee continu controleren, zodat een CPU die defect raakt meteen uitgeschakeld kan worden.
