Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 17 reacties
Bron: AnandTech, submitter: de_nille

AnandTech heeft voor ons de roadmaps voor de Intel Xeon-processor, Itanium-processor en Centrino-platformprocessor nog eens op een rijtje gezet. Voor de Xeon-processor was dit nodig omdat AnandTech geen roadmap meer gepubliceerd heeft sinds juni 2003. Het belangrijkste nieuws in de roadmap is de komst van de Xeon-processor met Nocoma-core in het tweede kwartaal van dit jaar. Deze cpu is namelijk uitgerust met 64-bits registers en instructies die met 64-bits data om kunnen gaan. Deze processor zal tegen het eind van dit jaar op 3,8GHz moeten werken, is uitgerust met 1MB aan L2-cachegeheugen en wordt met behulp van een 90nm-proces gebakken.

Momenteel zijn er twee Pentium-M-processors beschikbaar die elk met behulp van een 130nm-proces zijn gemaakt, de familie van Banias-processors. Tegen het eind van dit jaar zullen deze twee maar liefst negen neven en nichten uit de Dothan-familie krijgen die met behulp van het 90nm-proces zijn gebakken. Omdat de processors hierdoor kleiner worden en minder stroom verbruiken, was Intel in de gelegenheid om deze processors zonder problemen met 2MB aan cachegeheugen te voorzien en de snelheden een stuk op te voeren tot maximaal 2,13GHz.

Ondanks dat zo goed als alle andere cpu-families van Intel overstappen op het 90nm-proces, blijft de Itanium-processor in 2004 stevig vasthouden aan het ondertussen vertrouwde en bewezen 130nm-proces. Spectaculair nieuws is er dan ook niet. De 1,4GHz Itanium 2 DP met 1,5MB L3-cache zal worden vergezeld van twee exemplaren die elk 3MB L3-cache aan boord hebben en op respectievelijk 1,4GHz en 1,6GHz hun werk zullen doen. De 1GHz Itanium 2 LV (Low Voltage) krijgt dit jaar ondersteuning van een 1,2GHz exemplaar met het dubbele (3MB) aan L3-cachegeheugen aan boord.

IDF 2004 - Itanium roadmap

Lees meer over

Gerelateerde content

Alle gerelateerde content (28)
Moderatie-faq Wijzig weergave

Reacties (17)

ben maar een noobie op dit gebied maar heeft het constant verhogen van die l2 en l3 cache geheugen op een gegeven moment nog wel nut ? ik bedoel gebruikt de processor het geheugen dan wel optimaal want het lijkt mij dat toen die processor ontworpen werden helemaal niet de bedoeling was om zo veel cache toe te voegen of is dit gewoon een noodmaatregel om amd bij te houden?
Het ontwerp van de Itanium is helemaal zo gemaakt dat hij parallel instructies uitvoert. Daarom kan deze zeer goed overweg met grote hoeveelheden cache.
Met name in deze familie zie je ook dat Intel grote caches ontwerpt.

Voor andere architecturen heeft het oneindig vergroten van de cache heeft natuurlijk niet altijd evenveel zin. Alleen data die je regelmatig nodig hebt, wil je in je cache laten staan. Op data die je voor het eerst nodig hebt, moet je sowieso wachten totdat de HD ze gevonden heeft, Cache zou dan niet zo veel zin hebben.

Het effect van cache kan wel vergroot worden als de architectuur er voor wordt aangepast en de software er voor wordt geoptimaliseerd (multythreaded software). Hyperthreading helpt bij voorbeeld.
Als aanvulling:
Wij hebben in het kader van het project HPC (high performance computing) wat benchmarks gedaan. Daarin zijn met 2 verschillende solvers berekeningen gemaakt met problemen die wij dagelijks doorrekenen (stromingsproblemen)
De 2 solvers waren verschillend omdat de één een iteratieve solver is ( resultaat vorige stap = input volgende stap) veel geswap dus door het geheugen heen, de andere een directe solver (gigantische matrix in het geheugen en inverteren maar) De eerste solver draait als een raket op een PA-RISC, Itanium, etc, door het steeds reeds paraat hebben van de data in het Cache. Grotere Cache heeft hier heel veel zin. Het liefst zelfs 1 Gb of groter.
De tweede deed het beter op ene Xeon, ja zelfs beter op een Athlon XP onder linux, dan op een Itanium. Bij deze solver is het meer FPU performance en data verkeer (heeft een groot verband met de kloksnelheid) dat van belang is.

Het is dus nu van belang om af te schatten welke problemen in de toekomst belangrijker worden, de directe solvers (Linus cluster met Xeons/P4) of de iteratieve (Itanium, PA-RISC, Sparcs).
L1 en L2 cache zijn sneller ivm geheugen of de harddisk. Dus data die in dat cache zit is snel beschikbaar voor de CPU om bewerkt te worden. Des te meer er in past, des te sneller een CPU wordt. Dit is uiteraard wel van de toepassing afhankelijk hoeveel het scheelt.
Het is ook erg afhankelijk van de software. Software die zo'n 1MB aan geheugen nodig heeft zal sneller draaien op een CPU met 1MB dan een met 512KB.

Daarnaast staan er al een aantal jaar itaniums in de planning met 24MB cache, dus ik denk dat het ontwerp hier wel mee om kan gaan.
Zou Anand geen problemen krijgen met Intel en aanverwanten omdat hij best gedetaileerde roadmaps publiceert.

Normaal gezien staat hij onder NDA en kan hij niet de info publiceren die hij van bv Intel krijgt. Mocht hij niet onder NDA staan dan zal Intel in de toekomst uiteraard niet eerst info aan Anandtech geven omdat die toch maar alles publiceert.
Blijkbaar komt de info uit een voorstelling die door Intel zelf bekend gemaakt is (zie foto)
Klopt dat is enkel de Itanium roadmap die op IDF getoond is. Maar recent heeft Anand ook Intel, AMD en SiS roadmaps getoond die zeer zeker niet public zijn.
Als Anand onder NDA staat, zal hij heus niet zo stom zijn om dit te publiceren (denk nog eens aan die nederlandse site die NDA informatie van NVidia vrijgaf).

Als Intel interessante informatie geeft aan Anand, die niet aan een NDA is gebonden, dan zou Intel best stom zijn om te denken dat Anand dit niet zou publiceren
Anandtech heeft weer zoals gebruikelijk een te grote dosis intel-fanboy gehalte.

Het werd een paar dagen geleden bekend dat de Nocona is uitgesteld tot Q4 2004. Voor we die dus kunnen kopen is het al ver in 2005. Dat nu '2e helft 2004' noemen dekt de lading niet.

De overige processors zijn volledig oninteressant. We wisten al dat itanium 1.7Ghz zou worden eind 2004 (ook maar een matige stap, van 1.5Ghz 2 jaar geleden naar 1.7Ghz in 2004 die wordt hier overigens niet eens genoemd) verder is ook al bekend dat HP stopt met itanium productlijn eind 2004 en overstapt op x86-64 hardware (aanvankelijk opteron later zal daar dus nocona bijkomen), dus de prestaties van de itanium die sterk afhankelijk zijn van de superieure HP compiler, die gaan een forse deuk oplopen. De processor had overigens maar 100k processors verkocht in 2003 en moet er in 2004 zeker 300k verkopen om niet direct al uit de schappen te verdwijnen. Daarna wordt er gekeken of Nocona meer verkoopt als Itanium en verdwijnt itanium alsnog (volgens intel op IDF is er alleen plek voor 1 cpu van intel in dat segment namelijk de meest kost effectieve, dus OF Nocona verdwijnt of Itanium; de keuze is dan snel gemaakt).

Weinig nieuws dus behalve een te optimistische berichtgeving over Nocona.
Beetje off topic maar Anandatech is groot geworden door ooit is als eerste de benchmarks van de AMD K6-III te publiceren, dus dat Intel fan gezeik valt ook wel weer mee.
Het wordt pas weer interesant met de Itanium in 2005 als ze op 90nm gaan produceren en er een dual core komt. Snelheids verhogingen van 0,2 Ghz, van 1,5 Ghz naar 1,7 Ghz zet natuurlijk geen zoden aan de dijk zeker niet als er tegen die tijd een 3,8 Ghz Xeon uitkomt.
De p-M gaat de goede kant uit....

Als je op 2.13Ghz nogsteeds mooi 6-7 uur met je accu kan doen (wat ik nu met mijn 1.6Ghz ook kan) dan is dat iig al wel een mooie vooruitgang! :9
Dat zou wel erg mooi zjin inderdaad maar wat ik niet snap is dat iNtel 2 versies ervan uit gaat brengen :?

Ten minste, dat maak ik uit op de gegevens die op anandtech staat.

Er zijn 2 versies van Dothan, een met 400MHZ FSB en een met 533MHz FSB.

Ik was in de veronderstelling dat Dothan standaard 533MHz FSB zou gaan krijgen en nu zie ik ook versies met 400MHz FSB in de roadmap.

iNtel dat wordt weer erg lekker met de benaming van de P-M.

Banias is gewoon P-M. Dothan zou de extentie A krijgen om te kunnen herkennen dat je een Dothan hebt maar hoe willen ze dan nu het verschil in FSB aangeven :? Met A1 en A2 of zo :?

Of zijn die versies met 400MHz FSB gewoon Baniassen :? Lijkt me niet .... aangezien ze het anandtech specifiek over de Dothan hebben.
Er zijn 2 versies van Dothan, een met 400MHZ FSB en een met 533MHz FSB.

Ik was in de veronderstelling dat Dothan standaard 533MHz FSB zou gaan krijgen en nu zie ik ook versies met 400MHz FSB in de roadmap.
Misschien zijn de 400Mhz versies bedoeld als Celeron-M, maar dan zouden ze waarschijnlijk ook minder cache hebben.
Of zijn ze speciaal bedoeld voor mensen die willen upgraden (alhoewel dat niet zo veel voorkomt bij notebooks), of voor samenwerking met oudere chipsets.
Een 400FSB is ook zuiniger dus misschien voor extra zuinige notebooks?
Banias is gewoon P-M. Dothan zou de extentie A krijgen om te kunnen herkennen dat je een Dothan hebt maar hoe willen ze dan nu het verschil in FSB aangeven Met A1 en A2 of zo
Misschien dat Intel daarom ook een PR invoeren.
Of zijn die versies met 400MHz FSB gewoon Baniassen Lijkt me niet .... aangezien ze het anandtech specifiek over de Dothan hebben.
In het artikel staat een 400FSB gecombineerd met 2MB cache en .09u technologie. Lijkt me dus echt wel een Banias Dothan.

[edit nav foutje opgemerkt in reactie, Tnx]
Misschien zijn de 400Mhz versies bedoeld als Celeron-M, maar dan zouden ze waarschijnlijk ook minder cache hebben.
Of zijn ze speciaal bedoeld voor mensen die willen upgraden (alhoewel dat niet zo veel voorkomt bij notebooks), of voor samenwerking met oudere chipsets.
Een 400FSB is ook zuiniger dus misschien voor extra zuinige notebooks?
hmm das ook nog een mogenlijkheid maar van wat ik mij herinner zouden de Celeron-M's juist baniassen zijn maar dan maar met 512kb l2 cache aan boord. Dus dan klopt die 2MB weer niet ....
Celeron-M zijn juist de bugdet mobile chips dus dat die dan meer l2 cache can de Banias krijgt lijkt me heel erg onwaarschijnlijk.
Misschien dat Intel daarom ook een PR invoeren.
Denk het ook.
In het artikel staat een 400FSB gecombineerd met 2MB cache en .09u technologie. Lijkt me dus echt wel een Banias
euhhh banias zou toch alleen op 0.13u gemaakt worden en niet verder geschaald worden dan 1,7GHz.
Ik was in de veronderstelling dat Dothan standaard 533MHz FSB zou gaan krijgen en nu zie ik ook versies met 400MHz FSB in de roadmap.
Ach, je moet in de pricewatch voor de grap eens kijken naar de 2,4 GHz: die is er op 400, 533 en 800 MHz...

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True