Intel toont werkende Panther Lake-cpu voor laptops die begin 2026 uitkomt

Intel heeft voor het eerst een werkende Panther Lake-processor gedemonstreerd. Dat deed de chipfabrikant tegenover Tweakers en andere journalisten in Taipei, waar nu de Computex-beurs plaatsvindt. De eerste laptops met Panther Lake komen pas begin 2026 op de markt.

Intel Panther Lake-cpu. Foto: Tweakers

Hoewel er officieel geen Taakbeheer-venster geopend mocht worden, was het een slecht bewaard geheim dat de gedemonstreerde cpu een 16-core-exemplaar betrof. Het cpu-gedeelte van de chip bestaat volgens eerdere geruchten uit vier P-cores, acht E-cores en nog eens vier extra zuinige LP-E-cores, die vermoedelijk niet in de compute-tile, maar in de soc-tile zitten, zoals eerder bij Meteor Lake het geval was. Geen van de cores ondersteunt hyperthreading.

Op de getoonde chip waren duidelijk een vijftal tiles te onderscheiden. Intel wil nog niet zeggen welke tile waarvoor dient en op welk procedé iedere tile wordt gefabriceerd. De grootste tile is vermoedelijk de compute-tile met de cpu-cores, terwijl de andere tiles de geïntegreerde gpu, de soc-functionaliteit en extra i/o huisvesten. De kleine tile rechtsonderin is vermoedelijk een inactieve 'filler tile' om de package rechthoekig te maken.

Panther Lake is de opvolger van de laptopchips gebaseerd op Arrow Lake en moet tegelijk de zuinige Lunar Lake-chip opvolgen, want daar komt geen vervolg meer op. Panther Lake wordt vermoedelijk op de markt gebracht als de Core Ultra 300-serie. Oorspronkelijk zouden de processors, die voor in elk geval een deel van de tiles gebruikmaken van het nieuwe 18A-productieproces, in de tweede helft van 2025 op de markt komen. Nu spreekt Intel van massaproductie in de tweede helft, en een 'consumenten-ready launch' in het begin van het nieuwe jaar.

Het getoonde Panther Lake-systeem, met onder de cpu (heatsink) enkele Lpddr5x-geheugenchips. Foto: Tweakers

Reacties (9)

[GarBaGe]

Waarom rechthoekige tiles?
Als je hexagon vorm gebruikt, kan je meer tiles met elkaar laten praten, omdat je meer zijdes hebt om te delen met andere tiles.

[Loller1]

Moeilijker te fabriceren waarschijnlijk en een totaal nutteloos voordeel als je toch maar 4 tiles hebt.

[GarBaGe]

Als je P cores in indivuduele compute-tiles stopt, kan je ze in een "cirkel" om de IO tile heen leggen, toch?

[FSte]

De interconnect tussen tiles zorgt voor extra latency. Je wil de perfecte balans tussen weinig tiles i.v.m. latency en veel tiles i.v.m. flexibiliteit wat betreft productie. Ik kan je dit filmpje aanraden als je wil weten hoe Arrow Lake eruit ziet qua tiles: https://youtu.be/wusyYscQi0o?si=eMKl1YfJa0JOSUb0

[Distrax1988]

Ga je echt Intel's miljarden ontwerp bewerkstelligen?

[Mini-me]

In de meeste technologieen kan routing alleen in horizontale en verticale richting gaan, waarbij iedere richting op een aparte metaallaag wordt geimplementeerd.. Een zigzagspoor moet dus continu wisselen van metaallaag. Die wisselingen gaan met behulp van via's, die in deze technologie een zeer hoge weerstand hebben. Als gevolg, is een diagonale routering heel traag (grote RC tijd van het net).
Veel effcienter is alleen in horizontale of verticale richting routeren.

[d3x]

De grootste vraag zal vooral zijn hoeveel tiles komen van intel en hoeveel vna TSMC en als ze al van intel zelf komen, hoeveel verschil is er.

De lunar lake was op zich eindelijk terug een generatie die het een beetje op orde had kwa power/perf

[kujinshi]

Ik blijf het niet ideaal vinden. Hoe gaan de OS'en om met P cores en 2 soorten E cores. Dit gaat eerder mis dan goed. En dat is in Intel's nadeel.

En ik hoop dat Intel voor de 300 desktop serie, 12 P cores en 12 E cores gaat toepassen. Dan heb je een snelle processor die zich goed met AMD kan meten. Daar de 285K 8P en 16E was.

En voor appels met appels gaming vergelijk met AMD zou er ook eindelijk een versie met X3D moeten komen.


[/dromen]

[kondamin]

Heb je dat gerucht over zen 7 niet gelezen? De onzin die amd daar tracht te doen is echt vragen voor problemen.