Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 22 reacties
Bron: Materiel.be, submitter: silentsnow

Vorige week reisden onze collega's van Materiel.be op uitnodiging van AMD naar Parijs, voor een informatieve bijeenkomst met Tom Sonderman, directeur Automated Precision Manufacturing (APM) bij AMD. Sonderman is verantwoordelijk voor de productielijnen en met name voor het optimaliseren van de productieprocessen van (nieuwe) CPUs, vertrekkend vanaf de eerste prototypes en samples, strevend naar een serieproductie met een hoge opbrengst aan werkende chips (yields). En dit natuurlijk in een zo kort mogelijk tijdbestek om niet meer omzet en marktaandeel mis te lopen dan nodig is. Momenteel wordt gewerkt aan het (volume)productierijp maken van het 90nm-procédé waarop AMD's Opteron en Athlon 64-chips straks gebakken gaan worden en Sonderman wil de pers graag laten weten dat dit voorspoedig verloopt.

AMD Fab cleanroomDe zogenaamde 'Manufacture Processor Unit Yield Ramp' verloopt niet rampzalig maar vlot, als we Tom Sonderman mogen geloven. Het gaat hier om het opvoeren van het aantal goedgekeurde CPUs per wafer (yields) - vanaf het prototypestadium - tot een dusdanig niveau, dat serieproductie en uitlevering van processors groen licht kunnen krijgen. Exacte getallen worden niet genoemd en het blijft dus giswerk, maar wel kon worden prijsgegeven dat de tijdspanne van deze 'MPU Yield Ramp'-fase voor de Opteron met 66% is ingekort ten opzichte van die indertijd voor de Barton benodigd was. Dit kan een indicatie zijn voor een vlot verlopende invoering van het 90nm-procédé. AMD lag een heel tot een half jaar achter op Intel als het ging om het invoeren van nieuwe, kleinere procédés, maar als het AMD lukt nog deze zomer (derde kwartaal) de eerste 90nm-chips te verzenden, dan is die achterstand teruggebracht tot enkele maanden. Getoond werd een plaatje van een Opteron-prototype op 90nm naast de huidige op 130nm.

AMD Opteron 130nm en 90nm cores

Andere informatie die Thomas Sonderman meedeelde betrof het succesvolle flashgeheugen, waar AMD het afgelopen kwartaal meer omzet in wist te behalen dan in zijn processors. Flash is dus grotendeels verantwoordelijk voor de zwarte cijfers van AMD in het afgelopen kwartaal. Ook de geplande uitbreiding van Fab 30 met Fab 36 werd aangekaart. In 2006 zou deze 300mm wafers bakkende Fab uit de grond moeten zijn gestampt, met een kostenplaatje van 2,4 miljard dollar. Aanvankelijk is het de bedoeling dat hier 13.000 wafers per maand uit de ovens komen, om later te stijgen naar 20.000 'pizza's di silicone' per maand. Dat zou uiteindelijk bijna een verdubbeling van de chipproductie mogelijk moeten maken. Over de release van het Socket 939-platform kon alleen verteld worden dat er nog geen vaste of officiële datum geprikt was, maar dat die dag niet ver weg was...

AMD Dresden met insert geplande 300mm Fab-uitbreiding

Lees meer over

Gerelateerde content

Alle gerelateerde content (26)
Moderatie-faq Wijzig weergave

Reacties (22)

Misschien een rare vraag, maar kunnen ze die cache niet efficienter maken door het processor-gedeelte midden tussen de cache te leggen? Dan hoeven de lijntjes maar half zo lang te zijn: minder in-chip latency.
Ontstaat latency wel door de lengte van de lijntjes? Signalen gaan met pakweg de helft van de lichtsnelheid, dus kunnen op 3 Ghz nog 10 cm. per kloktik afleggen, wat meer dan genoeg is om de hele chip te overbruggen, laat staan de afstand van cache naar de plaats waar de data nodig is. Volgens mij ontstaat latency doordat de signalen tijd nodig hebben om te stabiliseren en betrouwbaar 'gelezen' te kunnen worden, maar heeft dat voornamelijk met de schakelpunten te maken, niet met de draadjes.
draadjes werken altijd als een condensator, die het signaal dus wat afvlakken, waardoor het meer een sinus wordt dan een blokgolf en zal het dus langer duren om het signaal op het juiste niveau te krijgen.

Maar goed, dat zegt dus meer over de schaalbaarheid op de lange termijn, want inderdaad de afstanden spelen nu nog niet echt een rol, lijkt me.

Mischien dat op een later tijdstip de cache voorzien wordt van een lokale cache controller en er dus een echt protocol gebruikt gaat worden om de data te verkrijgen. Dat lijkt me ook wel noodzakelijk wanneer er zometeen meerdere cores op een die komen.
Maar goed, dat zegt dus meer over de schaalbaarheid op de lange termijn, want inderdaad de afstanden spelen nu nog niet echt een rol, lijkt me.
De fysieke afstanden spelen wel degelijk een grote rol. Op IDF heeft Intel gezegd dat het op een 65nm-chip maar liefst 15 klokcycles zal duren puur om data van de ene naar de andere kant van de chip te verplaatsen. Dat gegeven op zich zegt natuurlijk niet veel zonder te weten over wat voor kloksnelheid en oppervlak ze dan praten, maar het geeft wel aan dat men hier al actief rekening mee moet houden bij het ontwerp, ook op 90nm (want het springt natuurlijk niet ineens van 0 naar 15).
"Op IDF heeft Intel gezegd dat het op een 65nm-chip maar liefst 15 klokcycles zal duren puur om data van de ene naar de andere kant van de chip te verplaatsen."

Doordat de stroomsterkte door de draden sterker afneemt dan de capaciteit van de draadjes?
Dan heb je nog de kwestie...hoe weten die bits en bytes of ze links of rechts van de core moeten wachten/zitten, dat moet een controller doen, en dat hele zaakje moet met elkaar verbonden zijn, dus krijg je een bus die speciaal daarvoor dwars door de proc moet snijden, of een ommetje moet maken....neh gaat niet werken lijkt mij...
als dit zo makkelijk was, hadden al die ingenieurs daar bij AMD dit allang gedaan denk ik. Er spelen ook andere factoren een rol. Bovendien, wie zegt dat die miniscule afstand enig effect heeft?
er zijn maar een paar interface punten tussen de core en de cache.
vanaf die punten moet je ALLE cache kunnen accessen. als je de cache verdeeld over 2 kanten zul je lijnen van de ene kant van de cpu naar de andere kant moeten legen OVER (of onder) de CPU heen. dat zou dan waarschijnlijk een extra laag sillicium beteken. en dat is en niet goed voor de yeilds en niet goed voor het coste plaatje.
is 114 mm2 niet erg veel voor een 90 nm opteron? de prescott op 90 nm heeft een oppervlak van 109 mm2 en de powerpc 970 FX aka G5 90 nm heeft een oppervlak van 66 mm2.

de powerpc g5 is dus zon beetje half zo klein als de opteron en heeft een vergelijkbare ipc. op 90nm is een dualcore ppc970 al goed mogelijk.

goed de cache is wel groter maar dit verklaart dan weer niet dat de 90nm opteron meer ruimte nodig heeft dan de prescott. of is de prescott een efficientere processor dan de opteron als je naar siliconoppervlak kijkt?
Intel is beter in het ontwerpen van compacte caches, en AMD heeft extra ruimte nodig voor de geheugencontroller en HT-links. Daarentegen heeft Prescott ook nog zo'n 35 miljoen transistors met onverklaarde logica aan boord.
Zeker niet IA-64.... Eerder de 64 bits extensies van Intel die compatibel zijn met AMD64, en dat is zeker niet IA-64....
Ook de geplande bouw van Fab 30 werd aangekaart
Moet dit niet Fab 36 zijn.

Ze komen toch al met dualcore opterons in 2005, op 90nm proces.

http://www.tweakers.net/nieuws/31221/?highlight=amd+opteron+core Hebben ze het over wijzingen van de core. Volgens het artikel zou dit binnen een halfjaar komen. Is de 90nm core gebaseerd op de CG revisie of een nieuwe?
Een goede stap naar de dual core CPU's.
Klopt, maar Dual Core Opterons zal je pas kunnen verwachten op het 65nm-procede.
Zijn de huidige amd barton processors ook op 130 nm of al wel op 90 nm?
Er zijn nog helemaal geen AMD CPU's uitgebracht op 90nm, behalve dan enkele prototypes zoals in het artikel besproken wordt. Naar verwachting eind dit jaar ook serieproductie. Intel levert wel 90nm chips (Pentium 4E en Celeron).
damn, das meer cache dan processor :)
25 mei is toch al bekend als de release van socket 939 met de 3500+ en de 3800+ ?
Reactie op BassekeNL
Ik denk dat dat gedaan is omdat het nu eenvoudiger is om bij een "misbaksel" gemakkelijker een draadbrug door te branden en de processor te verkopen als Athlon 64 met minder cache.
"pizza's di silicone"
:o
Oh jee ik had em nooit mogen wassen op 60 graden...
Jawel, maar je probleem zit duidelijk bij je wasmiddel

:+

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True