ASML en TSMC slaan de handen ineen: high-NA-machines krijgen grote upgrade

Artikel

Chipmaker TSMC en het Nederlandse ASML slaan de handen ineen. Samen beginnen de twee chiptitanen een nieuw initiatief, om zo een van de beperkingen van de allernieuwste ASML-machines aan te pakken.

Dat initiatief moet er op termijn voor zorgen dat ASML's high-NA-machines straks grotere chips kunnen printen. High-NA print namelijk kleinere chips dan zijn voorgangers, wat vooral lastig is voor de veelgevraagde AI-chips van bedrijven als Nvidia.

De samenwerking moet daarnaast zorgen voor snellere en potentieel goedkopere productie. De twee bedrijven doen dat niet alleen: nagenoeg alle chipmakers scharen zich achter het initiatief. Ook Samsung en Intel doen bijvoorbeeld mee, en de rest zal ongetwijfeld volgen.

Tegelijkertijd lichten de chipmakers een tipje van de sluier rondom hun high-NA-plannen. TSMC bevestigt voor het eerst wanneer het de nieuwe tools van ASML gaat inzetten. Vanaf 2030 rollen high-NA-chips uit de fabrieken van die chipgigant. Samsung begint eerder al en Intel is zelfs al bezig.

Weten waarom ASML's machines zo belangrijk zijn?

De zogenaamde 'euv'-machines van ASML zijn cruciaal voor het maken van de beste chips. Ze worden bijvoorbeeld gebruikt voor de chips in smartphones, laptops, pc's en noem zo maar op. High-NA is de volgende generatie van ASML's euv-machines, die nóg betere chips mogelijk moeten maken.

Benieuwd waarom ASML's machines zo onmisbaar zijn? We legden in eerdere artikelen uit hoe chips worden gemaakt en hoe de machines van ASML werken.

Een high-NA-euv-machine. Beeld: ASML

Kleinere chips door high-NA

Het initiatief van ASML en TSMC draait om het formaat van chips. De machines van ASML 'tekenen' kleine patroontjes, die samen een chip vormen. Die patroontjes zijn vastgelegd in zogenaamde maskers, die in de machine zitten en gebruikt worden om de patroontjes op de wafer te 'printen'.

De overstap naar high-NA kende de nodige uitdagingen. High-NA-machines kunnen weliswaar complexere patroontjes tekenen (en daarmee krachtigere chips maken), maar dat ging deels ten koste van de printgrootte. Voorgaande low-NA-machines konden in één keer een chip van 858mm² belichten. Bij high-NA werd dat gehalveerd tot 429mm².

Voor sommige chips is dat niet zo erg: smartphoneprocessors zijn bijvoorbeeld vrij klein. Maar grotere chips, zoals de AI-gpu's van Nvidia, komen in de buurt bij die 858mm². Die grotere chips moeten met high-NA opgedeeld worden in twee delen, die vervolgens aan elkaar 'gestitcht' worden.

Tweakers volgde eerder dit jaar de levering van een high-NA-machine. In deze video legden we ook meteen uit wat de euv-machines van ASML precies uniek maakt. Vanaf 9:34 gaan we in op de voordelen en uitdagingen van high-NA, waaronder de redenen waarom high-NA zorgde voor een kleinere printgrootte.

Grotere maskers voor grotere chips

Om dat verlies op te vangen, ligt de throughput van de high-NA-machines twee keer hoger dan voorheen. Dat zorgt ervoor dat de productiesnelheid van grote chips niet te ver achteruitgaat, maar toch zat er nog meer in het vat. Er was namelijk een tweede optie: de maskers met het chipontwerp fysiek groter maken. ASML had zo het printverlies van high-NA volledig kunnen opvangen.

Het vergroten van maskers is alleen niet makkelijk. Die maskers worden namelijk gemaakt door andere bedrijven dan ASML, die daar dus voor moeten openstaan. Ook chipmakers moeten hun processen erop aanpassen en dus ook aan boord zijn voor zo'n wijziging.

Dat is nu gebeurd. De chipindustrie sluit zich aan bij een nieuw initiatief om alsnog grotere maskers voor high-NA-machines te ontwikkelen, waarbij TSMC en ASML het voortouw nemen.

Huidige maskers zijn 6" bij 6", maar in de toekomst wordt het formaat vergroot tot 12" bij 6". Die vergroting brengt high-NA terug naar de eerdere printlimiet van 858mm², waarmee ook de AI-chips van Nvidia straks weer in één stap afgebeeld kunnen worden.

High-NA halveerde het belichtingsveld van low-NA, maar dat wordt weer teruggedraaid met grotere maskers. Beeld: ASML

Sneller printen

Het grootste voordeel daarvan: de machine kan daarmee véél sneller chips printen. De high-NA-machines hebben namelijk nog steeds die twee keer hogere throughput dan hun voorgangers, maar de halvering van de printgrootte wordt hiermee teruggedraaid.

Dat is goed nieuws: als chipmakers meer chips kunnen maken in minder tijd, dan gaan de productiekosten automatisch omlaag. Het duurt alleen nog wel even voordat deze 12"-maskers daadwerkelijk gebruikt zullen worden. De chipindustrie werkt samen aan de ontwikkeling van deze maskers. De sector hoopt in 2031 een proeflijn voor testproductie te openen.

Twee jaar later, in 2033, moeten 12"-maskers gebruikt gaan worden voor grootschalige chipproductie. In de tussentijd blijven chipmakers gewoon high-NA gebruiken, zij het met de huidige 6"-maskers. De nieuwe, grotere maskers zijn overigens exclusief bedoeld voor high-NA. De huidige low-NA-machines blijven dus gewoon draaien met de 6"-maskers die we kennen.

Een render van een high-NA-machine die een wafer belicht. Beeld: ASML

TSMC omarmt (eindelijk) high-NA

TSMC neemt niet alleen het voortouw bij het nieuwe maskerinitiatief. De chipmaker zegt namelijk ook toe vanaf 2030 high-NA-tools te gaan gebruiken voor de grootschalige productie van chips.

Het is een belangrijke ommezwaai voor de grootste chipfabrikant ter wereld. TSMC was lange tijd kritisch over high-NA. Het bedrijf kocht al wel testmachines en experimenteerde daarmee, maar daar bleef het tot nu toe bij. De marktleider wilde niet eerder bevestigen wanneer het écht in productie zou gaan met ASML's nieuwste machines.

De belangrijkste reden daarvoor: de prijs van de machines. High-NA is ongeveer twee keer duurder dan de 'gewone' low-NA-machines, die met een geschatte verkoopprijs van zo'n 200 miljoen euro ook al niet goedkoop waren. Het bedrijf zette daarom vraagtekens bij het nut ervan op de korte termijn. De kosten zouden nog niet opwegen tegen de baten.

Eerder dit jaar nog gaf TSMC een roadmapupdate, waarbij de fabrikant opnieuw aangaf dat hij nog geen concrete plannen had voor het gebruik van high-NA-euv.

Nu geeft het bedrijf dan toch een update. Het bedrijf begint in 2030 met high-NA-massaproductie, al is nog niet bekend op welk procedé dat precies zal gebeuren. De roadmap van TSMC loopt namelijk maar tot 2029. Mogelijk gaat het om A10, TSMC's eerste productieproces in de '1 nanometer'-klasse.

TSMC's huidige roadmap loopt tot 2029; al deze procedés laten high-NA nog schieten.

Dram bij Samsung

Ook Samsung deelde op dinsdag meer details over zijn plannen met high-NA. Het bedrijf begint zelfs al relatief snel met chipproductie met high-NA: 'tegen 2028'.

Opvallend genoeg begint het bedrijf dan niet met de productie van zogenaamde 'logicchips', zoals cpu's of gpu's. De Zuid-Koreaanse techgigant kiest er juist voor om geheugenchips te gaan maken met high-NA. Samsung is niet de enige: geheugenfabrikant SK hynix heeft al een high-NA-machine staan, en zegt nu ook in 2028 te beginnen met productie.

High-NA moet Samsungs dram-roadmap dan ook vooruithelpen, verwacht de chipmaker. Deze machines kunnen kleinere patroontjes 'tekenen' dan hun voorgangers, wat volgens Samsung vooral de productieprocessen moet versimpelen en de efficiëntie moet verhogen.

Samsung bevestigde onlangs overigens al dat het high-NA ook zal inzetten voor de productie van logicchips. Dat moet gebeuren bij Samsungs '1 nanometer'-procedé, dat naar verwachting rond 2030 op de markt komt.

Een wafer met dram-chips. Bron: Samsung

Intel gebruikt high-NA al

Intel gaat op zijn beurt gestaag door met high-NA. Die chipmaker loopt al langer voorop met high-NA-machines. ASML leverde de eerste exemplaren aan Intel. Het bedrijf had high-NA veruit het langst op zijn roadmap staan.

Sterker nog: sinds dit jaar gebruikt Intel deze tools al voor de massaproductie van bepaalde laptop-cpu's. Als je onlangs een apparaat met Intel Panther Lake-processor hebt gekocht, bestaat de kans dat de processor deels is gemaakt met de nieuwste machine van ASML.

De fabrikant maakte dinsdag bekend dat hij al meer dan een miljoen wafers heeft belicht met high-NA-tools, verdeeld over testproductie, r&d-werk én de productie van Panther Lake. Zo'n wafer is een ronde schijf waarop chips worden gemaakt. Het bedrijf is naar eigen zeggen meer dan tevreden met de resultaten van de tools.

Intel zal de inzet van high-NA in 2028 verder uitbreiden met de introductie van zijn 14A-procedé, zoals al langer bekend was. De machines zullen dan opnieuw gebruikt worden voor een aantal 'kritieke' lagen, hoewel klanten er ook voor kunnen kiezen om 14A-chips te maken met low-NA.

Medewerkers in een Intel-chipfabriek staan naast een high-NA-machine. Beeld: Intel

High-NA-adoptie komt op stoom

Zo komt high-NA nu écht op gang. Dat is het resultaat van een lange aanloop. High-NA was al sinds 2015 in ontwikkeling, nog voordat de 'gewone' euv-machines klaar waren voor massaproductie.

Zo'n tien jaar later, in 2025, leverde ASML de eerste tool die geschikt was voor grootschalig gebruik. Dat het daarna nog even zou duren voordat chipmakers de machines ook daadwerkelijk voor massaproductie inzetten, was al de verwachting.

Tot dinsdag was Intel de enige die volop op high-NA inzette. Nu volgen Samsung tegen 2028 met geheugenchips en TSMC in 2030 met massaproductie. De hele industrie werkt aan maskers die de machines vanaf 2033 nog sneller moeten maken. Zo komt die opstartfase dus langzaam maar zeker tot zijn einde.

Een TwinScan EXE:5200B, de eerste high-NA-machine die geschikt is voor massaproductie. Beeld: ASML

Reacties (59)

[partyondude]

Ik snap werkelijk waar helemaal niets van deze 'wereld', maar vind het wel heel erg gaaf dat Tweakers hier aandacht aan besteed

[DigitalExorcist]

Machtig interessant, ik snap er ook veel te weinig van, en één van de dingen die ik me telkens afvraag is.. waarom zijn die wafers eigenlijk rond? Da's toch hartstikke inefficient als je vierkante of rechthoekige processoren wil maken..? Hoeveel materiaal gaat er per wafer verloren en waar blijft dat dan?

[AverageNL]

Wafers worden gesneden uit een 'silicon ingot': het productieproces van die ingots resulteert in staven die inherent rond zijn. Je kan de wafers daarna wel vierkant maken, maar dan moet je delen wegsnijden en dat zorgt netto juist voor verlies van productieoppervlak. En ronde wafers kunnen ook nog eens beter tegen een stootje, omdat ze geen scherpe hoeken hebben! Win-win dus

[amigob2]

Vierkante wafers bieden op naukeurigheid nadelen,
Heel veel stappen in het process kunnen bijna niet goed gedaan worden op een vierkante wafer, kijk maar eens hoe de photo resist aangebracht word.
Wafer warmen op ( EUV ) of koelen af ( Immersie ) in de machine. daar hebben dan weer de hoeken veel meer last van.
slijpen van de oppervlakten van een ronde wafer is makkelijker , omdat je altijd de zelfe druk op de wafer hebt, dat kan niet bij een vierkant wafer.

Daarnaast zitten op de chuck ook sensoren, en die kunnen nu in de hoeken zitten met een vierkanten wafer moeten die sensoren weer verder naar buiten, waar door de chuck groter wordt en de machine ook.

[Reactie gewijzigd door amigob2 op 8 september 2026 17:59]

[tedades]

Met de komst van advanced packaging is er nu een trend naar vierkantere 'panels' in plaats van wafers. De reguliere chip zal nog steeds op de ronde wafers geproduceerd worden, maar voor het ding waar die chips op geplaatst zullen worden is het juist handig een groter vierkanter substraat te gebruiken.

Hier ook wat te lezen over panels: https://semiengineering.com/the-rise-of-panel-level-packaging/

[kizke]

En in plaats van silicium kan zon vierkant paneel ook van glas:)

[Omnicron1]

Los daarvan zit je met een ander natuurkundig issue !

Tijdens het zetten van het entkristal in de gesmolten Silicium vormt zich een soort atomair kristal rooster en dat kan 110 of 111 georienteerd zijn. en sommige moleculaire roosters passen niet in een vierkant omdat ze dan in driehoeken breken.

Je kan nl niet aan de buitenkant van de wafer zien hoe en waar die spanning in dat kristal rooster is opgebouwd.. Bij het belichten van de die, wordt daar wel rekening mee gehouden eea ivm het separeren van de dies in de wafer. Bij een vierkante wafer kan dat dus niet.

Meer ook omdat alle equipment die komt kijken bij de productie , zoals lpcvd, etsen belichten ione implant en metaal depositie van titaan en of wolfraamplugen alles gebaseerd is op een ronde wafer. Dat produceerd nu eenmaal makkelijker. En het verlies van de dies die incompleet of slecht zijn aan de randen nemen we gewoon voor lief

[amigob2]

als dat waar zou zijn kunnen ze de dies ook niet uit de wafer zagen/laseren

[DigitalExorcist]

Juist; bedankt! :-) maar wat er 'afgesneden' wordt gaat dus gewoon simpelweg in de afvalbak? Of zou dat op een of andere manier herbruikbaar zijn?

[Omnicron1]

Jawel, maar data is vaak verontreinigd met Boor, fosor, arseen en weet ik veel wat meer. Dat diffundeerd helemaal naar binnen en gaat tussen de Si atomen zitten, Dat moet je eerst uit hebben, want anders geleid je silicium stroom, en dat willen we nu net niet. Alleen opd e door ons ontworpen plekken.


Je zou de resten dus bij Silicium kunnen meesmelten en daarna dmv Inductie naar de buitenkant laten groeien, waarna je de enorme ingot van enkele honderden kilos ontdoet van een vervuilde schil. dat kan weer wel.

[dft2]

Dat heeft te maken met het productieproces van de bare wafers, zoek maar eens op 'silicon ingot' oid

[jorikc]

Het is inderdaad inefficient als je vanaf de wafer richting processors denkt. Maar die wafer moet eerst gemaakt worden: dat gaat op basis van een boule (ook ingot genoemd) en dat is een cylindervormig silicium kristal, als je die in schijfjes ophakt, zijn die natuurlijk allemaal rond. Dus als dat je "bronmateriaal" is, kun je maar het beste zoveel mogelijk chips uit die cirkels proberen te halen i.p.v. de wafers (of die ingot) eerst vierkant proberen te maken en daarbij veel meer materiaal te verliezen .

[DigitalExorcist]

Ja, ik had ook AI kunnen gebruiken, maar ik denk goh laat ik eens normáál doen en het gewoon aan ménsen vragen die misschien een nuttig antwoord hebben. Want daarom heb je hier een reactiemogelijkheid.

Fout gedacht, uiteraard.

[Omnicron1]

Neen hoor, Wij hebben er vroeger bij Philips Nijmegen wel mee gexperimenteerd.

Maar draaiden enorme verliezen, daarom is men verder gegaan met de ontwikkeling van een getrokken Si staaf. van tot 6 cm later 11 cm en weer later 31 cm.

Si smelten, entkristal erin, Dit bepaald de kristal structuur van het Si atoom rooster , heel langzaan laten draaien en heel langzaam naar boven halen. uit dat hete bad van Si.

Als de ingot dan vast van structuur is gaat er een soort spoel omheen waar een enorm vermogen aan RF opstaat, en die verhit de ingot lokaal, waardoor alle verontreiniging naar de buitenkant van de ingot groeit, en juist die schil word verdijderd.
Vroeger zat er aan de juiste kan van de wafer die dus die goed orientatie zijde had een Vlakke zijde, de zogenaamde flat, tegenwoordig is dat een ingeslepen kerf.
De notch. en die plaats komt altijd overeen met de kristallijne structuur.

Vroeger honderden partijen opgezet... Goie oude dagen bij Philips Nijmegen.

[Curiousity]

Er is een echt interessant boek over ASML.

Het heet focus.


Zoek het eens op.


Staan erg veel gedetailleerde info in over het process

[arnoud1958]

Heb dit boek ij een paar dagen uitgelezen. Erg interessant.

[R_Zwart]

Is dat het boek van die NRC journalist?

[Nas T]

Heel simpel uitgelegd:
Chips bestaan uit elektronische structuren, lijntjes met elektrische eigenschappen.
Een chip zou je fysiek kunnen zien als verschillende verdiepingen met deze lijntjes. Hoe kleiner die lijntjes, hoe meer lijntjes je kwijt kan op een oppervlak en hoe minder energie je geheel hoeft te verbruiken.

Wat doet ASML's machine? Die realiseert de laagjes door het ontwerp (per laag) in een zogenaamd masker (reticle) met licht op de wafer te projecteren. Simpel gezegd: je hebt een dia en projecteert dat (op een wafer). De afbeelding blijft in resist (lichtgevoelige vloeistof) waarmee je (onder andere) met chemicaliën de benodige lijntjes kan realiseren. Die lagen stapel je.

Belangrijk voor de machine is dat de lijntjes "goed" op de wafer komen: op de goede plek (daar komt overlay bij kijken) en scherp (focus, contrast is belangrijk).
Die maten waarover gesproken worden zijn nanometers (miljoenste millimeters).
De snellere machines van ASML kunnen zo'n 300 wafers per uur verwerken (1 per 12 seconde) en er zitten zo'n 44 volledige velden op een wafer. Elk veld zou één laag op één chip kunnen zijn. En elk veld/laag wordt dan in minder dan 0,3 seconde gerealiseerd. Op nanometer nauwkeurigheid. En dat maakt de machines zo fascinerend.

[Omnicron1]

Niet helemaal waar, Het euv licht gaat niet door het masker maar weerspiegeld de structuur op de wafer. Anders zou het EUV licht waar nog een fractie van over is niet meer voldoende vermogen hebben om de moleculen van de fotolak ie Aquatar te laten reageren

De kunst van het belichten is juist de crux. terwijl de wafer naar links en of rechts gaat, beweegt het masker juist de andere kant op waardoor de weerspiegeling van die structuren enorm verkleind worden geprojecteerd op de wafer oppervlakte

EN juist in dat moment wordt er ook nog eens EUV licht opgewekt in de source.
De timing van dit soort processen is dus cruciaal en enorm complex.

[dimmak]

Ik kan het boek Chip War aanraden om in deze wereld te duiken. Neemt je mee vanaf het beginpunt.

[Vincedf]

Dit heb ik dus ook. Totale fantasie wereld waar ik niks van begrijp, prachtig. Zelfs al meerdere YouTube filmpjes gekeken die de machines uitleggen etc. echter roept dit meer vragen op dan antwoorden. Het idee dat iemand (2 personen in dit geval) een dergelijke machine bedacht heeft is echt onvoorstelbaar.

[Omnicron1]

Nou bedacht hebben, dat is voortgekomen uit die gedachte ja. maar daar hebben veel disciplines aan meegeholpen. Vroeger had je gewoon een Uv of hogedruk kwik lamp die door het masker heen projecteerde, maar dat liep al snel tegen zijn grenzen aan.

De periode die ik heb meegemaakt, was dat van de Canon hard-contact belichters.

Een wafer wordt nauwkeurig onder een masker gepositioneerd mbv van uitlijn filugern aan weerzijdes op de wafer. Als die positie klopte dan werdt de wafer behoorlijk strak tegen het masker gedrukt, waarna de lamp aanging.

Nadeel daarvan was weer dat de fotomaskers (de dia's) nog versleten en er dus vanwege de productie meerdere kopieen moetsen worden gemaakt van juist dat ene type kristal.

En ook elke wafer moest opnieuw worden gejusteerd op de Phicons de testfiguren

los van de afdruk die je soms na het interconnect traject zag, want als er sluiters waren in het aktieve gebied, zus tussen de Collectoren emitter vingers, Basis was de onderzijde van de si-wafer. Dat moets alles op reparatie metaal vaste last, dus metaal dippen in heet en vloeibaar koningswater en daarna in heet zwavelzuur. ( Ti-Pt-AU bedekking)

En dan ging het circus weer opnieuw. Duur geintje, koste enorm veel tijd en de opbrengst van de dies was niet altijd gegarandeerd. Gelukkis is dat nu anders

[sdziscool]

Haha wel verassend dat Intel nu voorloopt met gebruik! Een paar jaar geleden bleven ze maar hangen op de “7nm” en nu lopen ze eigenlijk al een jaartje voor? Natuurlijk zal het veel complexer liggen dan ik het hier omschrijf maar toch gaaf om te zien dat ze niet hebben liggen slapen.

[CrazyJoe]

Er is een verschil tussen wat een wafer stepper kan produceren en wat het proces is dat de gebruiker ermee probeert te maken.

Intel's probleem was dat ze hun processen niet goed op orde hadden (eerst hun 10 nm proces en later hun 7 nm proces), waardoor ze eerst lange tijd bleven hangen op hun 14 nm proces totdat ze 10 nm op orde hadden (en het maar Intel 7 genoemd hebben om van de slechte reputatie van 10 nm af te komen) en zo snel mogelijk voorbij hun 7 nm proces zijn gegaan (wat nu Intel 4 heet) naar Intel 3.

[Reactie gewijzigd door CrazyJoe op 8 september 2026 16:00]

[Croga]

Ze hebben het Intel 7 genoemd omdat het hele concept nm al jarenlang geen enkele waarde meer had en iedereen maar wat getalletjes rond strooide.... Vandaar ook dat de TSMC roadmap hier geen enkele melding van nanometers meer maakt en iedereen tegenwoordig die term heeft laten vallen.

Ja, Intel had een probleem met hun processen maar wat indertijd "Intel 14nm" heette gebruikte al kleinere transistoren dan het "10 nm" process van de concurrenten. Zoals gezegd; de term had al jaren geen waarde meer.

[AnonymousGerbil]

Dat was alleen verassend als je niet zat op te letten. Intel had de hele eerste jaarproductie van die machines opgekocht.

Dat betekende niet alleen dat ze als eerste met het meest geavanceerde spul konden spelen, maar ook dat de concurrentie dat in die tijd niet kon.

[Reactie gewijzigd door AnonymousGerbil op 8 september 2026 16:09]

[kidde]

Intel kon spelen omdat ze geen klanten maar wel bakken subsidie en spaargeld uit hun monopolie-tijd hadden, en verhoudingsgewijs weinig bijna afgeschreven low-NA EUV machines.

TSMC echter had klanten, die wilden gewoon goedkoop en betrouwbaar, en dan was low-NA EUV goedkoper.

En Samsung, Micron en Hynix hadden gewoon weinig geld, want tot voor kort was DRAM amper winstgevend....

[Omnicron1]

Nou, voor zover ik meen te weten waren Intel, TSMC en Samsung toch de eerste groten die de subsidie pot vulden samen met asml om tot deze ontwikkeling te komen, andere spelers zoals Micron en Hynix, hebben zich naderhand aangesloten.

[Dynamix86]

He was vooral de 14 nm waar intel zo'n beetje een heel decennia op is blijven hangen vanwege allerlei problemen die ze niet konden oplossen.

[Nightjar]

Moet je als Tweakers fan ook maar weten dat High-NA staat voor Hoge Numerieke Apertuur .

[tr7ple77]

Dank voor de uitleg, ik vroeg het me ook al af.

[turambar]

Dank je, daar was ik ook naar op zoek.

De andere genoemde afkorting 'euv' staat voor 'extreme ultraviolet'. Die afkorting zie je vaker, maar is wellicht ook niet bij iedereen bekend.

[Omnicron1]

Vroeger had je eerst ultraviolet. toe deep UV, voor het uitbakken van de fotolak. en nu extreme ultra violet, De vermoedelijk volgende stap zal Rontgen zijn, juist vanwege de golflengte

[Omnicron1]

High NA EUV (High Numerical Aperture Extreme Ultraviolet) is een geavanceerd lithografiesysteem dat een hogere resolutie biedt voor de productie van microchips door de numerieke apertuur te verhogen van 0,33 naar 0,55. Dit stelt chipfabrikanten in staat om kleinere transistors te maken, wat essentieel is voor de voortgang van technologieën zoals kunstmatige intelligentie.

[danda]

Ik herinner me dat TSMC de EUV-NA-machines aanvankelijk te kostbaar vond en nog voldoende potentieel zag in de bestaande DUV-machines van ASML. Is deze planning inmiddels gewijzigd, aangezien zij als enige dreigden de aansluiting te verliezen?

[AverageNL]

Ja, dat staat ook in dit artikel! Vanaf 2030 gaan ze high-NA gebruiken voor volumeproductie

[Pjotr]

Dat geldt/gold alleen voor de High-NA EUV machines.

De 'gewone' EUV machines worden volop gebruikt door TSMC. Sterker, meer dan de helft van alle NXE machines zijn in gebruik bij TSMC.

[Omnicron1]

Sterker, de NXP fab ICN9 gebruikt nog een aantal oudere steppers de PAS2500
die techneuten waar ik vroeger deel van uit maakte houden daar met z'n allen de toko nog steeds draaiende

Die Pas 250's draaien daar al jaren en ik vermoed dat daar ondertussen vast wel wat bijgekomen is. Maar er staat bij mijn weten geen EUV tool

[Aerophobia1]

Met de huidige prijzen voor chips wordt ineens wel aantrekkelijk

[amigob2]

Te kostbaar ?, TSMC gaat gewoon tot en met 1.4 nm met de Low NA, dat kost veel minder, dan dit te doen met High NA. Intel moet dus die EXE terug verdienen. Daar naast is de low NA een volwassen High volume machine, dat is de EXE nog niet.

[vanaalten]

Ik ben wel benieuwd hoe ASML zich de komende tijd verder gaat ontwikkelen. Gaan ze nog nieuwer wafersteppers ontwikkelen voorbij 'high NA EUV'? Zo niet, wat gaan ze dan wel doen? Want ik heb een beetje de indruk dat er niet meer kosten-rendabel nog meer verkleind kan worden (dan wel dat het einde natuurkundig gezien bereikt is).

[Pjotr]

Misschien ooit Hyper-NA.


Zie: nieuws: ASML levert 'in de komende maanden' eerste high-NA-machine voor massaproductie

[tedades]

Gaan ze nog nieuwer wafersteppers ontwikkelen voorbij 'high NA EUV'?

Zolang er iemand voor wilt betalen zullen ze vast blijven doorontwikkelen. Maar ik kan mij voorstellen dat er uiteindelijk limieten zijn bereikt waar zelfs ASML niet omheen kan. Wat ik online lees loopt er wel nog onderzoek naar nog kortere golflengtes (Blue-X).

[tjorim]

Buiten 'horizontal scaling' waarbij je de features nog verder gaat verkleinen (bijvoorbeeld met Hyper-NA) zit er ook wel wat toekomst in 'vertical scaling'. Hierbij worden chips als het ware op elkaar gestapeld: https://www.reuters.com/world/asia-pacific/asml-plots-future-chipmaking-tools-ai-beyond-euv-2026-03-02/

[Omnicron1]

Zoals ik al zei, Het zal me niets verbazen dat we later nog een soort scanning ionbeam of rontgen belichting krijgen. Het gaat hier om de golflengte van het licht. Hoe kleinder de golflengte, hoe kleiner de te projecteren dimensies, Anders krijg je last van schaduw zijdes bij het belichten van de dies

[Salvatron]

maak de chips goedkoper, ik word kwaad van deze prijzen

[jkommeren]

Dit zijn alleen maar redenen om de prijzen nog verder te verhogen ben ik bang.

Voor kleinere chips was high na al prima. (Panther lake en nova lake)

High na moet worden aangepast = nieuwe machines = hogere kosten. En chipfabrieken zien nu al redenen om daar op in te zetten ipv aanschaf van meer "normale" high na machines, die zich waarschijnlijk minder snel terug verdienen.

En als ai toch instort, worden deze duurdere machines ingezet voor werk waarbij de halve belichting al genoeg was.

Voor asml goed nieuws. Maar ook research uren kun je maar op 1 manier besteden.

[Reactie gewijzigd door jkommeren op 8 september 2026 18:48]

[mhaket]

AI gaat niet meer verdwijnen. Misschien dat de huidige 'high' een correctie gaat krijgen maar de technologie gaat niet verdwijnen. Die chips gaan dus in de toekomst ook nodig zijn en ook daar zal een 'race' ontstaan wie het goedkoopste kan produceren. Als dat goedkoper is met High-NA dan gaan die machines gebruikt worden. Sowieso is die terugverdientijd van die machines niet heel erg lang. Probleem is meer service kosten en yields.

[Omnicron1]

Uhh klassiek denkfout. Denk je dat echt ?

Ik heb meegemaakt dat bij Intel een Genus ( Kestrel 1510) ion implanter werd gekocht, ding werd geïnstalleerd en heeft met minimaal onderhoud 2 jaar gedraaid, daarna werd ie verkocht. Bij NXP Nijmegen staat meen ik 2 van die dingen. Een ervan is door NXP destijds gekocht bij AMD. Was afgeschreven na 3 jaar draaien.

Doet ze niks. Wellicht hebben we het over een machine met een aankoop prijs van zegge 80 a 100 Miljoen Euro, maar die meuk is binnen 2 jaar afgeschreven. Zoveel geld gaat er om in semicon land.

[mhaket]

Ja dat denk ik echt. Lithography machines stab over het algemeen jaren in een fab want als zoon ding eenmaal er staat, wordt hij niet snel vervangen. Als hij er eenmaal staat draait het vooral om Cost of Ownership, dat beïnvloed chipprijzen. En ik ben het met je eens dat er ontzettend veel geld wordt verdiend in de chipindustrie, de terugverdientijd van zo'n machines is inderdaad veel minder dan veel mensen denken.

[ArcticWolf]

Gaat alleen gebeuren als mensen stoppen met AI te gebruiken.

[Salvatron]

daar ben ik dus kwaad om

[Deakers]

Prijs wordt momenteel meer bepaald door de vraag en het beperkte aanbod

[Omnicron1]

Wat denk je dat er aan research in zit. Al die knappe koppen die samen tot een werkend eindresultaat komen. Ga er maar eens aan staan, bedenk het maar.

Dat wordt zo lang mogelijk vergrendeld met basis octrooien en allerlei andere handel.
En dat kost nu eenmaal klauwen vol met geld.

[ReyHyper]

In alle geopolitieke geweld, geweldig dat NL met (bedrijven van) landen als Zuid Korea, Taiwan en VS innig blijven samenwerken om chips te produceren. En dan te bedenken dat het gaat om 5100 leveranciers en samenwerking met VS, België, Duitsland, Japan om tot dergelijke machines te komen. Dit vind ik echt bijzonder...aan NL

[mocean]

Tijd dat ze in Eindhoven een fabriek gaan bouwen naast ASML!

[Davey400]

Medewerkers in een Intel-chipfabriek staan naast een high-NA-machine. Beeld: Intel

Ben ik de enige die bij deze prachtige foto in eerste instantie moest denken aan de legendarische film Modern Times van Charlie Chaplin?

[Omnicron1]

Ja indrukwekkend he.
en dan hebben we niet eens alles! Want op de 2e verdieping staat een enorme Trumpf drivelaser die m.b.v. CO2 laser de bundel maakt die door een met lichte overdruk gevulde N2 door een soort guiding tube heen gaat naar een zeer complex optisch platform, met gescheiden diamanten vensters, voordat het de source ingaat en meerdere keren de tin druppel raakt, waardoor er uiteindelijk EUV licht ontstaat

kijk hier maar eens om een indruk te krijgen wat er nog meer benodigd is.

een zeer fraaie animatie van wet er intern gebeurd met de tin druppel, en hoe men aan dergelijk soort laser vermogens komt.

EUV Drive Laser | TRUMPF

[Reactie gewijzigd door Omnicron1 op 11 september 2026 17:29]