IBM ontwikkelt eerste chipproductieproces onder 1 nanometer

IBM heeft het allereerste chipproductieproces onder de 1 nanometer ontwikkeld. Om dat te bereiken, gebruikt het bedrijf gestapelde transistors. Het gaat nog wel om een onderzoeksproces: dit soort chips worden pas ruim na 2030 in producten verwacht.

Volgens IBM gaat het specifiek om een '0,7 nanometer'-proces. Het is voor het eerst dat een bedrijf een chipproductieproces van minder dan 1nm presenteert. Hoewel ze nog even op zich laten wachten, maken dit soort procedés in de toekomst snellere en zuinigere chips mogelijk.

Met '0,7 nanometer' wordt in theorie het formaat van de transistors in een chip bedoeld. Hoe kleiner, hoe meer van die transistors erin passen. En hoe meer transistors er in een chip zitten, hoe krachtiger die is. IBM spreekt in dit geval over 100 miljard transistors in een chip ter grootte van een vingernagel. Dat zijn er ongekend veel: met IBM's eerdere 2nm-proces uit 2021 waren dat er minder dan de helft.

Deze nanometers hebben hier trouwens weinig te maken met de 'echte' afmetingen van een transistor: in de praktijk zijn ze een stuk groter dan 0,7nm. Maar dat wil ook niet zeggen dat ze compleet genegeerd moeten worden. Nanometers zijn in deze context eerder een generatieaanduiding, vergelijkbaar met de naam van een PlayStation 5 of iPhone 17.

Benieuwd hoe chips worden gemaakt?

Chips maken is een langdurig en zeer ingewikkeld proces. Er komen honderden productiestappen bij kijken en het kan wel maanden duren voordat een chip klaar is. We schreven de afgelopen maanden meerdere verhalen om dat proces wat behapbaarder te maken.

In dit artikel legden we het complete productieproces uit, stap voor stap. Datzelfde verhaal vatten we samen in de onderstaande video. In andere verhalen gingen we dieper in op de machines van ASML en welke vorderingen chipmakers de komende jaren zullen maken.

Gestapelde transistors

Om dit proces mogelijk te maken, stapelt IBM twee transistors op elkaar. Dat bespaart extra ruimte, waardoor het bedrijf meerdere transistorstapels dichter naast elkaar kan zetten en meer transistors in een chip kan plaatsen.

Het gaat specifiek om zogenoemde 'cfets'. Chips bestaan uit twee verschillende soorten transistors: de ene soort heeft een positieve lading, de andere een negatieve. Bij cfets zijn die twee transistorsoorten op elkaar gestapeld.

IBM noemt die stapels 'NanoStacks'. Vergeleken met IBM's vorige 2nm-procedé presteren deze tot 50 procent beter bij hetzelfde stroomverbruik. Bij dezelfde prestaties zijn ze juist een stuk efficiënter: ze gebruiken dan tot 70 procent minder stroom.

Bron: IBM

ASML-machines, maar nog geen high-NA

IBM gebruikt voor zijn productieproces de euv-machines van ASML. Het gaat dan nog wel om de 'gewone' euv-machines, en dus niet om de volgende generatie: high-NA-euv, waar Tweakers eerder een video over maakte.

IBM heeft nog geen high-NA-systeem, maar ontvangt er binnenkort wel een in zijn lab in New York. Voorlopig maakt het bedrijf dus 0,7nm-chips met de oudere euv-machines, maar in de toekomst stapt het wel over op de nieuwe machine.

Strikt genomen is high-NA ook niet nodig, zelfs voor productieprocessen onder de 1nm. Daar staat tegenover dat het productieproces met de oudere machines wel veel langer duurt en een stuk complexer wordt, wat voor meer defecte chips kan zorgen. Maar dat is vooral bij commerciële productie een probleem. Bij onderzoek, zoals in het lab van IBM, luistert dat minder nauw.

Het duurt dus nog even voordat we dit soort 0,7nm-chips in de praktijk zien. Imec, een andere onderzoeksinstelling, verwacht de eerste 0,7nm-processen pas in 2033 bij chipmakers zoals TSMC en Intel. Voorlopig is de industrie pas nét begonnen met commerciële 2nm-productie, en daarna volgen nog 1,4 en 1,0 nanometer.

Een 0,7nm-chip. Bron: IBM

Reacties (53)

[Boxman]

Dit is wel een gevalletje definities oprekken voor de marketingslide, zo kan ik het ook.

Als ik het goed begrijp, zeggen ze dat ze door meerdere lagen te stapelen 'effectief' net zoveel transistoren per vierkante mm kunnen neerleggen als bij het hypothetische geval dat je een enkele laag vult met transistoren waar de kleinste structuren <1nm zijn.

M.a.w, de kleinste structuren zitten ook hier meer richting de 5nm aan de foto te zien, maar zodra ze 2 transistoren stapelen noemen ze het 'effectief 2.5nm', 4 transistoren 'effectief 1.25nm' enzovoort tot ze onder de 1nm zitten.

Stel iemand stapelt er ooit 100, hebben ze dus sowieso een '<0.05nm procductieproces'. Leuk voor de investeerders maar echt betekenisloos om de definitie daarvoor te verbasteren.

[Reactie gewijzigd door Boxman op 26 juni 2026 14:28]

[AverageNL]

Deze gestapelde cfets zijn oprecht de volgende grote stap voor alle chipmakers (Intel en TSMC hebben ze op de roadmap staan, imec werkt er ook aan, etc.), dus dit is niet een IBM-ding of een marketingtrucje. Stapels van meer dan twee transistors is zijn hier ook niet aan de orde: cfets combineren enkel twee soorten transistors, die beide nodig zijn voor een CMOS-chip (P en N)

[Reactie gewijzigd door AverageNL op 26 juni 2026 14:44]

[Burgertrut]

En wat vind ASML er zelf van? Ik geloof niet dat ze zelf ook zeggen dat je met hun oudere machines dergelijke kleine afmetingen kunt maken.

[AverageNL]

Mwoah, je kan best dit soort dingen doen met oudere euv-machines. Maar daar zijn dan wel trucjes zoals 'multipatterning' voor nodig. Dat wil zeggen dat je bepaalde laagjes van de chip meerdere keren belicht, om zo kleinere patroontjes te tekenen.

Op die manier kun je dus met oudere machines kleinere transistors printen, maar daar staat tegenover dat het langer duurt en de kans op productiefouten sterk toeneemt. Een van de belangrijkste redenen dat Intel zo veel moeite had met 10nm, is omdat ze voor sommige laagjes 'quad patterning' gebruikten (dus 1 laag 4 keer belichten) met de nog oudere duv-machines

High-NA was altijd al bedoeld om multipatterning met de 'gewone' euv-machines te voorkomen, al blijft dat natuurlijk altijd een optie - volgens mij is ASML daar ook best open over.

Bij dit soort onderzoekswerk op kleine schaal is dat prima - het is niet erg als het produceren van testchips langer duurt en je lage yields hebt. Maar op commerciële schaal (dus in de 'echte' chipfabrieken van TSMC, Intel, Samsung) zal dit waarschijnlijk geen goed idee zijn

[Reactie gewijzigd door AverageNL op 26 juni 2026 16:22]

[arjankoole]

En wat vind ASML er zelf van? Ik geloof niet dat ze zelf ook zeggen dat je met hun oudere machines dergelijke kleine afmetingen kunt maken.

Tuurlijk wel. Daar zijn ze gewoon eerlijk in, net zoals dat dat komt met een prijs: het duurt langer (een wafer slentert rustig een maand rond in een FAB, alleen rapidus kon het in 18 dagen, als ik het goed gevolgd heb) en het gaat ten koste van yields. En juist die yields en snelheid zijn vaak een heel groot ding in chip land. Hoe sneller jij een wafer kunt afleveren die helemaal af is, en hoe groter de yield van chips uit die wafer, hoe beter je concurrentie positie. Want dan produceer je gewoon goedkoper.

Als jij hetzelfde kunt als je concurent TSMC (laten we even een groot voorbeeld noemen) op 1 of 2nm, maar je kan het iets sneller en met een grotere yield, dan lopen ze echt de deur bij je plat

[m_snel]

Ze leveren zelfs updates voor oudere systemen om er meer uit te kunnen halen.

[Geekomatic]

Tuurlijk, het zijn mooie (toekomstige) stappen.
Maar toekomsting het zou ook fijn zijn als de Tweakers redactie de daadwerkelijke afmetingen benoemt
en het verschil duidt met de marketing terminologie van leveranciers.

Het artikel lezend, lijkt het echt een afmeting en niet een type-naam.
Zie ook de discussie op Hacker News.

[Reactie gewijzigd door Geekomatic op 26 juni 2026 15:05]

[AverageNL]

De exacte afmetingen zegt IBM niet, maar die duiding over nanometers staat gewoon in de tekst

Nanometers hebben trouwens weinig te maken met de 'echte' afmetingen van een transistor: in de praktijk zijn ze een stuk groter. Maar dat wil ook niet zeggen dat ze compleet genegeerd moeten worden. Nanometers zijn eerder een generatieaanduiding, vergelijkbaar met de naam van een PlayStation 5 of iPhone 17.

[Boxman]

Ja, maar zó is de wetenschappelijke wereld niet getrouwd. Dat een bedrijf voor PR redenen aandraagt dat 'nanometers eerder een generatieaanduiding' zijn, betekent nog niet dat je dergelijke claims dan maar moet gaan legitimeren door een vergelijking te slaan met console-generaties of iPhone versienr's.

Ik vind zelfs dat je nanometers helemaal niet hebt geduid. Nanometers zijn nanometers, een SI eenheid voor lengte met een ondubbelzinnige definitie, en elke verwijzing daarnaar ontbreekt. Zeker op een journalistiek techplatform als Tweakers mag je die integriteit best willen beschermen. Sterker nog, zoals het er nu staat, wordt de indruk gewekt dat "nanometers" een of ander apart lithografiedingetje is.

Jonge lezers, lezers die wellicht niet op de hoogte zijn van nanotechnologie en zelfs lezers die al hun eigen idee hebben over wat 'nanometers' zijn, worden in dit artikel tot tweemaal toe glashard de verkeerde kant op gestuurd, puur omdat er wordt meegegaan in PR-praat van chipmakers.

De nanometers hebben te maken met het aantal transistors dat in een chip past.
...
Nanometers hebben trouwens weinig te maken met de 'echte' afmetingen van een transistor

Dit alleen al wekt de indruk dat 'nanometers' een of andere fysieke entiteit zijn, en zijn dusdanig stellig verwoord dat eenieder die nog niet eerder van nm af wist, nu compleet de verkeerde richting in worden gestuurd. "De nanometers", dat is gewoonweg iets wat niet bestaat. Tenzij je het over microscopisch kleine meetinstrumentjes of iets dergelijks hebt.

Hou het gewoon wetenschappelijk, of wees anders extra duideliijk over wat je ermee bedoelt, en leg op zijn minst uit dat nanometer een lengte-aanduiding is die wordt 'misbruikt' door chipmakers:

De manier waarop chipfabrikanten de term "nanometers" gebruiken, heeft overigens weinig meer te maken met de echte afmetingen van een transistor. Ondanks dat een nanometer in de wetenschap een duidelijke en vaste definitie heeft als lengtemaat (1 nanometer = 1 miljoenste van een millimeter), zijn de transistoren en nanostructuren die op het 'sub 1-nm proces' geproduceerd worden in werkelijkheid véél groter dan 1 nanometer. Toch gebruiken chipmakers de term 'nanometer', om aan te geven dat er meer transistoren op een vierkante millimeter (mm²) passen dan voorheen. Door trucjes als stapelen toe te passen, kunnen ze meer transistoren op een mm² kwijt vergeleken met strak naast elkaar geplaatste transistoren. Op basis van een rekentruc is hun argument dat er effectief meer dan 1 transistor per vierkante nanometer kan worden geplaatst, wat ze dan weer aanduiden als een "sub 1-nm proces" - ondanks dat een losse transistor eerder 4nm breed is.

[Reactie gewijzigd door Boxman op 26 juni 2026 23:46]

[AverageNL]

Ik snap je punt, maar ben het toch niet helemaal met je eens. Zeker dus dat nanometers inderdaad niet meer overeenkomen met fysieke afmetingen van de transistor. Tegelijkertijd is dit wel gewoon een term die geaccepteerd wordt door iedereen die hiermee te maken heeft. Niet alleen commerciële chipmakers, maar ook gewoon onafhankelijke instituten zoals imec en standaardenorganisatie IEEE (met de nuance dat de afmetingen afwijken).

Er is ooit begonnen met nanometers (of eigenlijk micrometers), toen het nog overeenkwam met de half pitch of andere onderdelen; misschien hadden ze rond de 90nm iets anders kunnen verzinnen (en technisch gezien spreken chipmakers tegenwoordig ook vaak over iets als N2 ipv 2nm, hoewel dat laatste ook nog steeds wordt gebruikt), maar voor de vergelijking met vroeger geeft dit nog steeds aan wat voor verbetering er grofweg is gemaakt ten opzichte van de voorgaande generatie.

Als ik met mensen van TSMC of Intel babbel (en ook onderzoeksinstellingen of bedrijven als ASML), zijn ze allemaal heel open over het feit dat nanometers tegenwoordig niet meer 1-op-1 overeenkomen met afmetingen op de transistor. Maar feit is dat de wiskunde door de jaren heen ook gewoon is veranderd. Toen er werd begonnen met nanometers hadden we nog platte planar fets. Uit pure noodzaak werd later overgestapt op de finfet (met een 3d-kanaal). Nu hebben we net de nanosheet, later volgt dus de cfet en nog eens daarna 2d-materialen (metaaltjes van hooguit een paar atomen dik).

Dat kun je trucjes noemen, maar ik denk niet dat dat soort veranderingen het maken van chips simpeler maakt, eerder het tegenovergestelde. Sterker: zonder dit soort 'trucjes' waren we een jaar of tien geleden al gestrand, zo niet meer. Een traditionele, platte 2nm-transistor gaan we nooit zien. Die zou fysiek niet eens kunnen schakelen door de gigantische lekstromen

Los daarvan hebben we dit specifiek onderwerp (nanometeronzin) in het verleden echt al heel vaak behandeld in artikelen zoals deze (oud voorbeeld, maar wel sprekend en ook in recentere achtergronden benoemen we dit gewoon). Om nou in ieder artikel een proza van 300 woorden te tikken over een maatstaf waar de meeste mensen amper bij stil (hoeven te) staan, lijkt me redactioneel ook niet wenselijk. De meeste lezers kennen de context onderhand wel en het haalt alle vaart uit de tekst. In hetzelfde kader zijn 200 paarden bijvoorbeeld ook een stuk krachtiger dan een motor met een vermogen van 200pk, maar iedereen snapt de verhouding.

[Reactie gewijzigd door AverageNL op 26 juni 2026 19:58]

[Boxman]

Ik snap je punt, maar ben het toch niet helemaal met je eens. Zeker dus dat nanometers inderdaad niet meer overeenkomen met fysieke afmetingen van de transistor. Tegelijkertijd is dit wel gewoon een term die geaccepteerd wordt door iedereen die hiermee te maken heeft. Niet alleen commerciële chipmakers, maar ook gewoon onafhankelijke instituten zoals imec en standaardenorganisatie IEEE (met de nuance dat de afmetingen afwijken).

Ik haak hier eigenlijk al af. Een nanometer is wat het is, dat staat niet ter discussie. In deze specifieke context binnen deze industrie is het wellicht een term die officieus gebruik is genomen, met de kanttekening dat men weet wat ermee wordt bedoeld en er verder ook niemand poogt te beweren dat de structuren daadwerkelijk 0.7nm groot zijn. Men heeft het dan ook altijd over "het x nm procede".

Wat jij hier wel en passent doet is "de nanometers" als eigen identiteit herdefinieren. En dat is geen kwestie van wel-of-niet met elkaar eens zijn - het is gewoon feitelijk incorrect.

Ik snap de essentie van wat je wil zeggen, namelijk:

"het woord nanometer wanneer gebruikt in 'het sub 1-nm procede' heeft niet veel meer met de afmetingen van de transistoren te maken

Maar wat je opgeschreven hebt beweert tot 2x toe toch echt iets anders en zet mensen mogelijk op het verkeerde idee dat 'nanometers' een lithografie-specifieke term is die niks met afmetingen te maken zou hebben. Nanometers hebben alles met afmeting te maken, per definitie.

[AverageNL]

Tja, we kunnen hier eindeloos over en weer gaan. Zoals je zelf al aangeeft: je snapt de essentie. Dat we niet in elke alinea de volledige definitie van de term nanometer in de context van halfgeleiderproductie helemaal uitschrijven met een flinke lap tekst is geen ontkenning van het SI-stelsel, maar een bewuste redactionele keuze voor de leesbaarheid; in de journalistiek is het gebruik van stijlfiguren daarvoor doodnormaal. 

We schrijven onze artikelen bovendien voor techliefhebbers die uitstekend in staat zijn om de context te begrijpen. We maken geen Ubisoft-games, die elke 10 seconden worden gepauzeerd om uit te leggen met welk knopje je moet springen Dat 'meter' in de naam van de eenheid zit, zegt voor de meeste mensen al genoeg, lijkt me. Zeker omdat we dit onderwerp in het verleden dus al meermaals uitgebreid hebben uitgelicht.

Ik zal de passage wel iéts aanpassen nav je feedback, om eventuele verwarring te voorkomen:

Deze nanometers hebben hier trouwens weinig te maken met de 'echte' afmetingen van een transistor: in de praktijk zijn ze een stuk groter dan 0,7nm. Maar dat wil ook niet zeggen dat ze compleet genegeerd moeten worden. Nanometers zijn in deze context eerder een generatieaanduiding, vergelijkbaar met de naam van een PlayStation 5 of iPhone 17.

Volgens mij is dat een prima oplossing: extra context zonder dat het ten koste gaat van de leesbaarheid. Door te schrijven dat transistors in de praktijk 'groter dan 0,7nm' zijn, is meteen duidelijk dat nanometers een meeteenheid zijn. De term 'in deze context' verduidelijkt dat nanometers normaliter iets anders betekenen (en gezien die eerdere zin is dus duidelijk dat het om een meeteenheid gaat). Win-win, denk ik!

edit:
Ik zal de eerste zin van de alinea ervoor ook even aanpakken! In de nieuwe vorm is 'ie scherper en correcter. Volgens mij is het zo allemaal bijgewerkt

[Reactie gewijzigd door AverageNL op 26 juni 2026 23:22]

[Boxman]

Laten we dat vooral niet doen.

Het is een subtiele aanpassing, maar inhoudelijk imo een substantieel verschil. Veel beter zo.

Dat 'meter' in de naam van de eenheid zit, zegt voor de meeste mensen al genoeg, lijkt me. Zeker omdat we dit onderwerp in het verleden dus al meermaals uitgebreid hebben uitgelicht.

Hmm, hoeveel meter zou er in een interferometer gaan? Mischien ken je de frase wel; voor elk 'algemeen bekend' concept zijn er dagelijks gemiddeld 10.000 mensen in de EU die er voor het eerst over horen.

[jimh307]

Ik ben wel onder de indruk van deze technische mijlpaal, maar we komen steeds dichter bij de 'nul'. Daarom ben ik gemengd positief. We zullen echt op zoek moeten naar schaling en niet zozeer op snelheid.

[Geekomatic]

Okay, ik moet bekennen dat ik over deze tekstuele disclaimer heen gelezen had,
wellicht omdat ik wat een meer cijfer georienteerde nerd ben.

Ik was getriggerd door de titlel:
"IBM ontwikkelt eerste chipproductieproces onder 1 nanometer"
en de afsluitende paragraaf start met:
"Het duurt dus nog even voordat we dit soort 0,7nm-chips in de praktijk zien. ... "
Dat lijkt echt op afmetingen.

Ik had in het begin meer iets wetenschappelijk cijfermatigs verwacht, in de trant van:
"De marketing naam van dit productieproces is 0.7 nm,
maar in werkelijkheid gaat het om afmetingen van minimaal ~ 5 nm.
(een verschil van plm een factor 7 dus)".

Misschien ben ik dat alleen maar...

[Reactie gewijzigd door Geekomatic op 26 juni 2026 23:35]

[Tomatoman]

Op Tweakers is het niet nodig om je tekst te formatteren in dichtvorm, met iedere zin op zijn eigen tekstregel.

[Verbruggen]

Er staat gewoon een schaal bij het figuur, dus je kan snel en makkelijk de afmetingen er uit halen.

[Boxman]

Ongetwijfeld, en daar doe ik ook niks aan af, maar neemt niks weg van het feit dat er nergens ook maar iets in de buurt komt van 0.7nm, en dat het puur om een verdere oprekking van de definitie gaat voor PR redenen.

[angushansen]

nm-aanduiding staat idd al zeker 10 jaar niet meer voor een fysieke afmeting op de chip. het is puur een commerciële marketingnaam die de equivalente dichtheid en prestaties uitdrukt tov oudere gens.

maar je rekensom klopt niet want zo werkt de nomenclatuur van chips niet. de schaalfactor van chipgeneraties volgt traditioneel een geometrische reeks (ongeveer maal 0,7), omdat je de oppervlakte wilt halveren (0,7 * 0,7 ~= 0,5).

de stap van 2nm naar 1nm en uiteindelijk 0,7nm is gebaseerd op deze wetmatigheid. strikt wiskundig gesproken betreft het hier een exponentiële krimp vs een lineaire krimp. het simpelweg delen van de nm-waarde door het aantal lagen is een wiskundige misvatting.

verder verwar je de techniek van 3D NAND (geheugenchips, waar we idd al over de 200 lagen stapelen) met rekenunits of logische chips. bij logische chips genereert elke transistor hitte en moeten ze miljarden keren per seconde schakelen. als je 100 lagen logische transistoren op elkaar stapelt, smelt de chip binnen een milliseconde weg omdat de hitte niet weg kan. daarnaast kun je de miljarden signalen nooit meer fatsoenlijk routeren.

het stapelen van transistors op nanoschaal is gelimiteerd tot een zeer klein aantal lagen (vaak maar 2).

de innovatie is hier absoluut niet betekenisloos of enkel "leuk voor de investeerders". om die transistors überhaupt monolithisch (dus binnen hetzelfde productieproces op atomair niveau) op elkaar te stapelen, moeten er enorme barrières worden doorbroken. denk aan backside power delivery en extreem complexe EUV-lithografie. het resultaat is een chip die daadwerkelijk tot 70% minder stroom verbruikt of 50% sneller is. dat is voor de consument en de industrie een keiharde, meetbare verbetering en niet betekenisloze marketing.

[Reactie gewijzigd door angushansen op 26 juni 2026 19:33]

[rjmno1]

Ik sluit me volkomen bij je aan het is hoger wiskunde en knappe koppen zijn daar ook mee bezig om die dingen maar sneller te krijgen en efficienter.Wat ibm hier laat zien is puur theoretisch en is nu in de praktijk al helemaal niet haalbaar.Maar het is wel een methode om alles sneller en efficienter te maken.

Enne asml is er ook al mee bezig geloof me.Op een gegeven moment moeten ze met iets nieuws komen en dat moment komt steeds dichterbij.

[lenwar]

Tja Alles voor de marketing toch? 'SuperWifi' (gewoon Wifi), Lightning (USB2 met een andere formfactor), SuperFiber (gewoon glasvezel), enz.

Ze pakken nu natuurlijk een bestaand iets (een 'lengte-eenheid') en zuigen niet een compleet woord uit hun duim, maar het is in elk geval een vrij liberale methode

[TheekAzzaBreek]

Dat is een gepasseerd station: die definitie is al lang verbasterd. Nog een stuk langer dan ik dacht, al bijna 20 jaar volgens Wiki.

Since at least 1997, "process nodes" have been named purely on a marketing basis, and have no relation to the dimensions on the integrated circuit;^[1] neither gate length, metal pitch or gate pitch on a "10nm" device is ten nanometers.

[HndrkDG]

Ik snap de opmerking, maar dit is niet helemaal vals spelen. Het ging altijd om het aantal transistoren per oppervlakte. Hierin ben je echter beperkt dat je alleen op de onderste silicium laag transistoren kan maken, alles daarboven is koper (en wolfraam) om de transistoren te verbinden. Enkel in x en y verkleinen houdt alleen een keer op door allerlei fysieke beperkingen. Door de hoogte in te gaan, bijvoorbeeld door te stapelen kun je weer meer transistoren per oppervlak krijgen.

[jmmk]

Misschien meer in oppervlak gaan denken dan in de huidige lineaire maateenheid. 3 transistoren per 10 vierkante nanometer, of zoiets. Dat kun je in de hoogte stapelen en dat zie je dan meteen terug in een hogere densiteit.

[rjmno1]

Ja dat klopt maar je kan er meer op elkaar leggen der benaming wat ze hier gebruiken is gewoonweg misleidend en niet waar.Maar aangezien ibm intel processoren gebruiken is dit ook niet van toepassing.

Misschien kunnen ze het moederbord zo maken zodat ze hogere chips hebben en dus minder oppervlakte gebruiken.en dus krachtiger maken en weinigere wattage wegstoken.

[Lethalshot]

De impact van CFETs kan echt weer een sprong in prestaties gaan geven zoals we die vroeger hebben gezien. Huidige CMOS gebaseerde circuits hebben aparte eilandjes voor de NFET en voor de PFET. Deze worden dan met een koperlaag (lees klein draadje) aan elkaar verbonden om het meest basis element te maken, een inverter.

De koperverbinding is bij moderne chipprocessen een probleem, ze verbindingen zijn zo dun, dat de weerstand significant is en I²R aan verliezen genereerd in je processor. Daarnaast werkt elke draad als een spoel, wat met v = L di/dt zorgt voor vertraging van je signaal. Als laatste heeft het oppervlak, waardoor de capaciteit vergroot wordt, de capaciteit veroorzaakt ook verliezen met ½C V² f. Plus zorgt het samen met de weerstand ook voor vertraging van je signaal (de RC tijd).

Bij CFETs zitten de NFET en de PFET tegen elkaar aan. Dat draadje is niet meer nodig en je hebt minder verliezen en een stuk sneller schakelende inverter. Daarnaast wordt alles een stuk compacter (lees meer gates). Complexe logica in de cores van je processor hebben complexere gates, waardoor je alsnog draadjes moet gaan trekken om die te maken, daar zit nog steeds winst, maar is het niet zo heel groot. Echter SRAM bestaat in feite uit 3 inverters aan elkaar gekoppeld per bit geheugen! De winst die je kan halen bij je geheugencellen is heel groot, in zowel verbruikt, prestatie en dichtheid. Gezien moderne processoren vooral bestaan uit heel veel cache, met een klein beetje logica (relatief) kijk ik erg uit naar de komst van CFETs en wat fabrikanten er mee kunnen doen.

[debom]

Al was het gemaakt op 100nm. Alles onder een mm vind ik al indrukkend. Nog een paar decenia en we zitten op atoom niveau.

[braboman]

Op den duur gaat de wetten van de natuur de beperkingen bepalen...

[ChielScape]

En wat bepaalt nu dan de beperkingen?

[HndrkDG]

O.a. de hoeveelheid stroom die je fatsoenlijk door de koper lijntjes kan krijgen. Hoe kleiner de lijntjes worden, hoe lastiger dat wordt. Daarnaast krijg je met stroom interverentie als de lijntjes te dicht op elkaar liggen. Mede hierom wordt dan weer volop gewerkt aan chips op basis van licht ipv stroom.

[ChielScape]

Zijn dat geen natuurwetten dan?

[SuperDre]

Welle wetten van de natuur? Die de mens bedacht heeft om zaken te verklaren? En er is nog genoeg niet te verklaren, dus die wetten zijn niet zo set in stone als dommigen doen voorkomen..

[Revres]

Zitten we niet al op atoom niveau? In ieder geval kunnen ze de atomen al tellen.

[arjankoole]

Zitten we niet al op atoom niveau? In ieder geval kunnen ze de atomen al tellen.

Ik denk dat ze pas echt van atoom niveau gaan spreken als het lijntje een kaarsrecht lijntje van 1 atoom dikte is. Dat is echt knap lastig, want dan moet je bij het trekken van het lijntje ook rekening houden met het trillen van de atomen. Daar zijn we nog lang niet

[lenwar]

Silicium is 117pm (0,117nm), dus ze gaan al aardig die kant op .

Al is de 'werkelijke maat' van een atoom moeizaam te meten (vanwege de 'wolk aan electronen' om iedere kern), maar dat even terzijde

[BadRespawn]

Ik kom tegen een nearest neighbor afstand van 0.235 nm, dan is 15 atomen (dikte van een gate, zo te zien de kleinste feature size) ~3.5nm.

[arjankoole]

meten ze daarom niet zozeer de nucleus maar de orbit van de electronen van een atoom als grote?

[BasHouse]

ja dus daarom kunnen we laagjes silicium atomen toch wel in ångström vertalen dus 20A ipv 2nm

[BasHouse]

Moeten we het niet over 10 Å en 7 Å hebben in plaats van 1 nanometer en 0.7 nanometer?

[sympa]

Nanometers zijn een SI-eenheid, de Ångstrom is dat niet echt. Dus waarom zou je die gebruiken?

[BasHouse]

De Intel roadmap heeft het toch nu ook over 20A, 18A, 14A?

[sympa]

Tja, dat is de Intel marketing. Als zij dat willen, dan doen ze dat. Staan ze alleen in.

[MachIII]

Even een terzijde: ik heb nog nooit een foto gezien van 15 atomen op een rij.
Ben meer benieuwd door wat voor type electronen-microscoop ze dit hebben weten vast te leggen.
Wel knap.

[fenrirs]

https://www.sciencealert....tion-weve-ever-seen-atoms

[dft2]

Ik vermoed met een TEM.

[Pietopdeheuvel]

IBM Publiceerde in de jaren 90 al een "foto" met hun IBM "logo" gemaakt met individuele atomen.

OIP.7HxQppUqQpMXYtNw2O9ZogHaE8 (474×316)

[Dooxed]

Kunnen we het ajb hebben over de chips zelf en de mogelijke impact op de markt ipv zeuren over het gebruik van 'nm'? Voor dat laatste kan je de comments van de laatste 10 nieuwe chipintroducties nalezen; het brengt niks nieuws.
Edit: Thanks @Lethalshot voor mooie inhoudelijke comment!

[Reactie gewijzigd door Dooxed op 26 juni 2026 15:26]

[TheMak]

Met welke ICs gaat IBM geld verdienen?

[Rukapul]

Met de ICs die de IBM klanten maken op basis van de IBM technologie.

Zowel IBM als IMEC doen aan technologie en IP licensing en gerelateerde diensten.

[Pietopdeheuvel]

Stapelen, NM...

Uiteindelijk is de grote van een individuele transistor niet het belangrijkste, maar hoeveel er op een vierkante mm passen, de yield, het stroomverbruik, de lekstromen en wat een wafer/chip kost om te maken

[BasHouse]

Ja die backside power solution

[Roel1966]

Misschien heel dom maar ik wist niet dat IBM nog bestond maar dat blijkt dus wel. Misschien wel omdat IBM voor zover ik weet verder geen consumentenpc's meer produceerd.

[Pietopdeheuvel]

IBM Produceert sowieso geen laptops meer, dat is aan Lenovo verkocht.