Intel prolongeert fabricagetechnieken tot 15nm-procedé

Intel denkt zijn huidige lithografische technieken te kunnen gebruiken voor 15nm-procestechnologie. Bij de overgang naar het 32nm-procedé is het echter wel nodig om van een droog naar een nat lithografisch proces over te stappen.

Het huidige proces waarmee etspatronen op de wafers voor 45nm-processors worden geprojecteerd, bestaat onder andere uit droge lithografie met uv-licht met een golflengte van 193nm. Deze techniek is echter voor 32nm-structuren niet fijn genoeg, reden waarom Intel bij die afmetingen overstapt op natte, of immersieve lithografie. Het bedrijf blijft dan uv-licht van 193nm gebruiken, maar de vloeistof tussen lichtbron en wafer fungeert dan als extra lens. De natte lithografie moet voor het 32nm-procedé gecombineerd worden met een phase-shift, of crossbar-techniek.

Voor de stap naar 22nm wil Intel natte lithografie combineren met dubbele patronen, waarbij het verschil tussen twee geëtste patronen het gewenste etspatroon moet opleveren. Volgens het hoofd onderzoek bij Intel, Mike Mayberry, kan zijn bedrijf met een combinatie van immersieve lithografie en dubbele etspatronen de 193nm-techniek tot een feature-size van 15nm kunnen gebruiken. Het alternatief voor gebruik op de 16nm-node, euv, is ondanks enkele jaren ontwikkeling nog niet gereed om ingezet te worden. Waar natte lithografie met dubbele patronen momenteel in staat is lijnen te definiëren op 15nm, kan euv slechts op 22nm lijnen printen.

Intel werkt met Nikon samen om de benodigde machines voor zowel natte lithografie als euv te ontwikkelen. Ook werken Intel en andere chipfabrikanten, waaronder Hynix, Samsung, Toshiba en wellicht TSMC, met ASML samen om machines voor euv-productie voor de 22nm-node gereed te maken. Overigens produceert TSMC al 64Mb grote geheugenchips op 28nm, waarmee ze naar eigen zeggen koploper zijn. In 2011 moeten 22nm-chips volgen, waarmee het bedrijf gelijke tred met Intel zou houden, dat eveneens in 2011 op 22nm zou overstappen.

Reacties (46)

[GroGG]

Stop de toekomst muziek!

Bij zulke kleine procedé's gedragen electronen zich niet meer zoals we van ze verwachten.


Hier een document uit 2000 (geschreven door theoretici)

http://www.timeshigheredu...ode=149675&sectioncode=26

A fundamental problem is the randomness and discrete nature of the dopant charges (dopants are atoms of impurity added to the silicon chip to make the transistors). The number of dopants and their positions in each small transistor in the chip will be

different.

"This means that transistors, which will be macroscopically identical, will be microscopically very different. With an average 100 dopant atoms on each one of those tiny transistors, ten dopants more or less can change the characteristics of the transistor. The threshold voltage, which is crucial for the on-off nature of all digital operations, will be different for each transistor on the chip," said Dr Asenov.

He draws an analogy with Christmas pudding. "If you have two big pieces, they will have about the same number of raisins. If you have very small pieces of pudding, one bit may have two raisins, the other may have four. Such statistical fluctuations cause the problems in very small devices."

The project already offers a better understanding of, and novel solutions to, making nano-scaled transistors of the future work better - finding better ways to "mix the Christmas pudding", by reducing variations and allowing the continued miniaturisation of the silicon chip.

[timonb]

Het lijkt er op dat deze theorericus dit schreef met oogkleppen op. Als je er vanuit gaat dat de basis is dat je grondstoffen, gereedschappen enz. hetzelfde blijven zal hij waarschijnlijk gelijk hebben.

Ter illustratie. Als we enkel de gereedschappen, bouwproducten en kennis uit de middeleeuwen zouden gebruiken dan was het onmogelijk geweest om een wolkenkrabber te maken. Echter door eeuwen lang te verbeteren en optimaliseren is het mogelijk geweest om wolkenkrabbers te maken.

Zo werkt het natuurlijk ook de technologie om chips enz te maken. Je moet zorgen dat je gereedschappen, grondstoffen en kennis het mogelijk maken om nog precieser te zijn, waardoor je met zekerheid kunt stellen dat er in kleine hoeveelheden evenveel "rozijnen" zitten. Als dat al je doel is. Want het doel is een hogere verwerkingssnelheid te creëeren en niet de kleinste cpu ter wereld.

[_Thanatos_]

En toch wordt er altijd wel wat op gevonden. Ik weet niet wat, maar het komt echt wel. Met geheugen, harde schijven, monitors, telefoons, navigatiesystemen, vliegtuigen, en weet ik wat allemaal nog meer. We denken elke keer dat het niet beter/harder/sneller/mooier kan, maar elke keer blijkt dat dat wel kan.

En dan nog, mooi document van die theoretici, maar alleen in theorie zijn theorie en praktijk hetzelfde

[Verwijderd]

Ik weet van het bedrijf die die machines maakt dat ze max tot 11nm kunnen gaan.... 15 is allang mogelijk.

11 is dus de max... hierna zal er een andere manier gevonden moeten worden.

[Verwijderd]

Met een e-beam schrijver kom je in het lab al dicht in de buurt van deze nauwkeurigheid. Maar dit is geen paralle techniek, maar een seriële. Het schrijven van een 300mm wafer met e-beam duurt dagen.

Wat mogelijk is, is niet hetzelfde als wat klaar is voor massaproductie.

Het dubbel patroon en immersie techniek werd in 2006 al door IMEC gebruikt voor het 32 nm procede, lees ik net op wikipedia.
http://www.physorg.com/news80410095.html

Het nieuwe van dit artikel is dus dat Intel deze techniek goed genoeg vind voor 15nm

[bbr]

Mja dat zeiden ze jaren geleden ook over 20x speed cd drives.
En Hard disk capacity.

Die max word nog wel beter.

[Pmf1971]

Wat is de absoluut kleinste afmeting van een bruikbare transistor eigenlijk?

Een ijzaratoom is 0,12nm in doorsnede, tot zover gaat mijn kennis, maar een transistor heeft een minimum aantal atomen nodig om stabiel te functioneren.

Iemand?

[Rrob]

Een ijzeratoom heeft een straal van 0,124nm en (dus) een doorsnede van 0,248nm

Maar chips worden gemaakt van silicium, een siliciumatoom is 0,234nm in doorsnede. Een baan van 11nm breed is dus grofweg 47 atomen breed

[Reactie gewijzigd door Rrob op 25 juli 2024 01:33]

[Mars4i]

Chips worden gemaakt van silica (SiO2). De Si - O binding heeft een lengte van 0.16 nm (wikipedia). 2 Si atomen zitten dus iets van 0.3 nm van elkaar (geen 0.32 nm omdat er een hoek tussen zit). Maar grofweg blijft je berekening kloppen :-)

[_Pussycat_]

SiO2 is de isolator. Kristallijn Si is de halfgeleider.

[jordyvr]

Een ijzeratoom heeft dus een diameter van 0,248nm. Doorsnede is naar mijn weten nog altijd een oppervlaktemaat.

[sniek]

Op die grote fabriceren betekent niet dat de transistors zelf 11nm zijn, maar ze kunnen met een precisie van 11nm werken! Nu zijn transistoren ook geen 45nm....

[Sten Vollebregt]

Dat klopt, meestal is de afmeting van het kanaal van de transistor echter wel de minimale afmeting. De stroom door een transistor ten opzichte van de spanning is namelijk afhankelijk van W/L. Waarbij W de breedte is en L de lengte van het kanaal. Aangezien je met een grotere W minder transistoren per cm2 kan plaatsen verkleint men liever de L.

Wat de absolute kleinste afmeting is weet niemand. Na 16 nm wordt namelijk verwacht dat meer exotische dingen in de nanotechnology bepaalde dingen gaan overnemen (bijvoorbeeld nanotubes en grapheen). Een ander probleem met de steeds kleinere transistoren is de steeds grotere lekstroom. Dit omdat de dikte van het isolerende oxide ook steeds kleiner wordt (enkele nanometers zijn die nu)... je hebt het dan over een laag van misschien 10-100 atomen dik (de atoomstraal van Si is 0,117 nm). Door zo'n dunne laag kan een elektron met gemak tunnelen bij kamertemperatuur. Hoe dat geïsoleerd moet worden in de toekomst is ook nog niet helemaal duidelijk.

[Jokuh]

Zal vast en zeker toch wel gebeuren. Maar wie zegt dat 11 het maximale is? Misschien is er wel een bedrijf dat het nog kleiner maakt. En dan is ook nog maar eens de vraag of het blijft functioneren op zo'n kleine grootheden.

[Verwijderd]

11 is al moeilijk... dacht dat dat echt de max max was... zal eerder iets onder 15 liggen begreep ik... maar 11 moest haalbaar zijn.

[timonb]

Oh maar misschien is 1 nm misschien wel haalbaar. Waar het om gaat is dat het rendabel moet blijven. Ik geloof best dat op 11 nm geproduceerd kan worden. Maar Intel zet natuurlijk ook nog met de afschrijving op de huidige machines.

[MSalters]

Tussen 11 nm en de 32nm van vandaag zitten nog een aantal generaties chipmachines. Die moeten allemaal afgeschreven worden. En gezien de steeds toenemende complexiteit worden die machines steeds duurder.

Aan de andere kant gaat een moderne desktop CPU steeds langer mee, dus zijn er minder nieuwe desktop CPUs nodig. Intels interesse in netbook- en telefoonchips is komt daar dus vandaan - hoe financier je de volgende 4 generaties fabrieken?

[Matis]

Je bedoelt eerder dat 11 de min is Sorry, kon het niet laten.

Maar mooi dat ze nu eindelijk tegen de barrière aanlopen. Dat betekend dat er gezocht moet gaan worden naar een sneller (of iig ander-soort) alternatief.

Ik neem niet aan dat deze 15nm CPU's snel in de winkel te vinden zijn; er zullen nog wel een aantal iteraties tussen zitten, alvorens de 15nm en-mass geproduceerd gaat worden.

[Verwijderd]

waarschijnlijk is het mogelijk maar ze gebruiken het nog niet.. ze gaan dus over naar kleiner en willen blijkbaar t/m 15 gaan.

[Molybdenum]

EDIT: sorry, dubbel.

[Reactie gewijzigd door Molybdenum op 25 juli 2024 01:33]

[Xenomorphh]

bron?

ben ik wel erg benieuwd naar eigelijk

[Verwijderd]

Persoon die bij de fabriek werkt

[The-Source]

Een ets van 11nm is iets anders dan meerdere etsen in schakeling maken .
Simpel gezegd, 1 lijntje trekken van een bepaalde dikte, 11nm bijvoorbeeld, is niet een probleem maar om er een 2e heel strak naast te krijgen is lastiger

[Reactie gewijzigd door The-Source op 25 juli 2024 01:33]

[johnbetonschaar]

Exact... Ik weet van het bedrijf dat die machines maakt dat op 15nm werkende chips maken momenteel ecomisch niet haalbaar, en technisch zeer, zeer lastig is en voor de meeste ontwerpen ondoenlijk. Dat bedrijf is namelijk mijn werkgever.

Er wordt altijd veel geroepen als het over de procestechnologie van de productie van chips gaat, maar neem maar van mij aan dat er een wereld van verschil is tussen 'fysiek mogelijk' en 'voor massaproductie geschikt'. Komt nog eens bij dat het belang van steeds verdere verkleining vaak erg wordt overschat, voor de overweldigende meerderheid van de chips is kleiner dan zo'n 100nm totaal niet interessant. Yield, throughput en availability zijn veel interessanter.

Wat ik apart vind aan dit bericht is dat er staat dat Intel met Nikon samenwerkt om machines voor natte litho en double patterning te ontwikkelen, dat zijn namelijk allebei technieken die al lang in de huidige generatie ASML machines zit, ze hebben het zelfs uitgevonden

[Reactie gewijzigd door johnbetonschaar op 25 juli 2024 01:33]

[Verwijderd]

Indeed ASML dan ken jij heel misschien de persoon die ik ook ken

ASML is zeer onbekend, maar verkopen ze ook niet aan Nikon met een Nikon sticker ?

[johnbetonschaar]

Nee, Nikon en Canon zijn de 2 grote concurrenten van ASML, eigenlijk de enigen die nog een beetje meedoen in de litho wereld. Maar als het om geavanceerde procestechnologie gaat is ASML nog steeds met afstand koploper en dat zal nog wel even zo blijven als je de R&D budgetten van de 3 bekijkt. Immersiesystemen, dual-stage machines, EUV en double patterning, het is allemaal ASML's game.

ASML zou ik ook moeilijk 'zeer onbekend' kunnen noemen, ze hebben bijna 70% van de markt in handen en leveren de hoofdmoot van de orders van alle grote chipproducenten.

[Reactie gewijzigd door johnbetonschaar op 25 juli 2024 01:33]

[Verwijderd]

Klopt, ik heb deze techniek ook gezien tijdens een presentatie van een excursie bij het betreffende bedrijf. Best interessant. Toen vertelden ze dat ze bezig waren details tot 2 nm te etsen

[g0tanks]

Volgens het ITRS (International Technology Roadmap for Semiconductors) zal in het jaar 2022 de grootte voor DRAM al op 11 nm zitten. Intel heeft al plannen voor 11 nm in 2015.

bron: Wikipedia

[DirkjanS]

Wouw.... Weer wat kleiner.... Waarom maken ze de chips niet gewoon iets groter? Dan maar een breder en langer lijntje, dit begint voor mij namelijk heel erg op de megapixel race te lijken, allemaal mooi op papier maar op een gegeven moment houd het op.
Kunnen ze niet eens een leuker materiaal synthetiseren waardoor het efficiënter word in plaats van alles verkleinen?

Oke, het scheelt misschien warmte en energie, maar als we bij de 16nm aankomen mag je van mij gewoon weer de chips groter maken, als het maar sneller en goedkoper wordt.
De kosten van een wafer kunnen toch nooit op tegen die peper dure ontwikkeling en productie van nieuwe apparaten lijkt mij? of zie ik dit verkeerd?

[timonb]

Als je uit één waffer in plaats van 1000 op eens 2000 cpu's kunt halen lijkt me dat een goede reden om te willen.

[Aham brahmasmi]

En vervolgens het aantal cores/transistoren verdubbelen waardoor ze toch weer 1000 cpu's uit de wafer halen.

Volgens mij is het niet echt de trend geweest dat de die-size van cpu's steeds maar kleiner wordt.

[Verwijderd]

Als jij de mogelijkheid hebt om een 50% kosten besparing op materiaal te behalen tijdens productie, zou jij dat niet interresant or zelfs noodzakelijk vinden?

Ontwikkelen is een keer, machines kopen ook, producten maak je vaak. Plus met die gedachte zoudn we nu op het niveau van 15 jaar geleden zitten.

Halfgeleider devices groot maken is duur.

[Pmf1971]

Ik ben dus heel benieuwd wat ze uitvinden, enn hoe lang het duurt eer ze het uitvinden, om het aantal transistors op het zelfde oppervlak nog verder te vergroten bij gelijk blijvende grootte van de transistors. in andere woorden de die's nog verder shrinken want anders gaat het een probleem worden.

Ik ga er nu even van uit dat ze dan de hoogte in gaan als ze niet verder kunnen verkleinen. Maar dan moeten ze behoorlijk innoveren op warmteproductie en koeling.

[basset]

CPU met meerdere lagen en ingebouwd koelblok?

Ik denk dat met all die geintegreerde dingen als geheugencontroller, grafische chips op de CPU dit eigenlijk de volgende stap zou zijn.

Moet ik snel een Patent aanvragen? Ik kan me niet voorstellen dat dit nog niet verzonnen is.....

Eigenlijk koop je dan een CPU koelblok met geintergreerde cpu

Een Coolermaster Hyper 7 4500 Mhz zeg maar

[Reactie gewijzigd door basset op 25 juli 2024 01:33]

[Razwer]

Moet ik snel een Patent aanvragen? Ik kan me niet voorstellen dat dit nog niet verzonnen is.....

mocht dat niet het geval zijn heb je dat nu verspeeld
Het publiekelijk posten op tweakers is "prior art" mocht je nu nog een patent verzoek willen indienen

[MSalters]

Nee - hij heeft alleen het probleem geschetst (koeling in je CPU krijgen). Hij heeft nog niet verteld hoe hij dat gaat doen. Alleen dat is patenteerbaar, en alleen dat telt voor prior art.

Om dezelfde reden kan ik geen patent op koude kernfusie krijgen - ik heb niet gezegd hoe het moet werken.

Het probleem met koeling in de chip zelf is overigens dat een CPU te klein is. Je krijgt water niet door een structuur van een paar nanometer geduwd. En wat betreft een CPU met meerdere lagen, ook daar geldt weer dat de fabricage een bijzonder groot probleem is. Het is een stuk makkelijker op transistoren naast elkaar goed aan te sluiten in plaats van boven op elkaar.

[Verwijderd]

'T zal eerder zijn dat we dan tray exemplaren kopen en eigen koeler opzetten. Ben je blij met de standaardkoeler, zal je een retail kopen zoals nu.

[Qarion]

doordat het kleiner is zal het al minder gekoeld hoeven worden, en als dit: nieuws: Nieuw materiaal maakt 'elektronische revolutie' mogelijk nu ook nog nuttig blijkt voor cpu's dan wordt jou stappel-cpu inderdaad een uitkomst denk ik

[penetreerbeer]

Het verbaast me dat intel dit nog niet gebruikt!

AMD Globalfoundries gebruikt dit op het moment al!

Bron

[Verwijderd]

Dat is helemaal niet zo raar

Immersie lithografie is duurder dan "droge" lithografie. Dus als je die stap uit kunt stellen spaar je kosten. De meest competatieve markten stappen het eerste over naar de volgende nodes.

De geheugenjongens (Samsung, Toshiba, Hynix, ...) gebruiken immersie lithografie nu een paar jaar, maar die lopen dan ook voor wat betreft lijndiktes.
Daarna krijg je de foundries (TSMC), die een jaartje erachteraan lopen.
En dan krijg je logic (Intel, AMD, ...)

Een goede sterke speler op de processormarkt zou goed zijn voor de snelheid en onze portemonnee, Intel heeft nu praktisch een monopoly.

[MSalters]

Misschien een stukje achtergrond: in de geheugenmarkt is het lastiger concurreren op architectuur. In de strijd Intel vs AMD komt het aan op een groot aantal slimmigheden. Out-of-Order Execution, slimme bussen als HT en QPI, macro-op fusion, trace caches, multi-core designs, etcetera. Gigahertzen zeggen niet alles.

Maar in de geheugenmarkt tellen eigenlijk maar twee zaken: kwantiteit en snelheid. Wat kost een JEDEC-standaard 4 GBit DDR3 chip? Aangezien die chip voornamelijk uit geheugencellen bestaat is het bijzonder efficiënt om te investeren in kleinere lijndiktes. Die grote lap identieke geheugencellen levert namelijk een regelmatige structuur op, waarin fouten relatief simpel te vinden zijn, en met kleinere cellen kun je er meer op een vierkante millimeter kwijt.

[Verwijderd]

Tjonge jonge... Het wordt echt al maar kleiner hé?

Maar er komt ooit een eind aan. Ik neem aan dat elektriciteit heel anders gaan reageren op sub atomisch niveau(Als het ooit zo ver komt)! Dan zouden er toch naar alternatieven moeten worden gezocht. De Quantum Computer en/of iets vergelijkbaars, het idee dat bits meerdere statussen kunnen hebben dan alleen '0' en '1'.

En toch vrees ik ook tegelijk dat sommige chipbakkers hier een stokje voor gaan steken. Net als Shell een paar 'energie zuinige' over koopt en de doofpot in gaan. Maar laten we dat niet hopen en juist dit soort ideeën worden bedacht en (hopelijk) uitgewerkt wordt door de Open Source community.

[jipjo]

Ik vind dit nogal onduidelijk geschreven. Gaat het nu om 15 of 32? Al in de eerste zin ben ik het kwijt.

[GENETX]

Beide. 32nm is het eerst aan de beurt, later zal dezelfde techniek worden doorontwikkeld waardoor ook 22nm en 15nm mogelijk is met dezelfde techniek.

[Bartjeee]

Dat ze maar eens een dikke order bij ASML neerleggen, kunnen ze wel gebruiken.