AMD en Jedec werken aan Mrdimm-geheugenstandaard met snelheden tot 17.600MT/s

AMD en Jedec werken samen aan nieuwe Mrdimms. Deze multi-ranked buffered DIMM's moeten de bandbreedte van geheugen verdubbelen door twee DDR-ranks te combineren. De twee partijen verwachten op termijn snelheden tot 17.600MT/s.

Jedec en AMD presenteerden de Mrdimm-standaard tijdens MemCon 2023, schrijft een vicepresident van AMD's datacentergroep op LinkedIn. De standaard is vooral bedoeld om geheugenbandbreedte te verhogen in servers. Mrdimm bereikt dat door in feite twee DDR-ranks te combineren in een enkele QDR. Daarmee wordt de datarate naar de host verdubbeld ten opzichte van een enkele DDR5-module. Effectief betekent dit bijvoorbeeld dat twee DDR5-DIMM's van 4400 megatransfers per seconde gecombineerd kunnen worden tot een enkele module van 8800MT/s. Het ontwerp staat gelijktijdige toegang tot beide memory ranks toe.

De eerste generatie kan hiermee volgens de twee bedrijven snelheden van maximaal 8800 megatransfers per seconde behalen. De tweede generatie moet dat ophogen naar 12.800MT/s. Generatie drie moet geheugensnelheden van 17.600MT/s mogelijk maken. De verwachting is echter dat een dergelijke derde generatie pas na 2030 verschijnt.

Intel presenteerde eerder een MCR-Rdimm-geheugenstandaard die een soortgelijk principe hanteert voor hogere datarates. Die moet binnenkort al verschijnen. De cpu-fabrikant toonde onlangs zijn Xeon Granite Rapids-cpu's met DDR5-8000-MCR-Rdimms op 8000MT/s. Die processors staan op de planning voor 2024.

Bron: Robert Hormuth via LinkedIn

Reacties (32)

[Rageplay]

ze combineren twee DDR ranks..
wordt het dan niet een QDR?
(ipv dual data rate; quadrupal data rate)

[A Lurker]

Zijn losse dingen:
- DDR slaat op data bij de up en down van een kloktik.
- Multi rank maakt parallel gebruik van verschillende ranks op dezelfde ram module op dezelfde slot.
- Dual channel maakt parallel gebruik van losse slots.

Alles verdubbelt de boel dus volgens die redenatie is dit octodatarate. Maar nee dus, D in DDR slaat enkel op de data bij de kloktikken.

[Reactie gewijzigd door A Lurker op 23 juli 2024 09:39]

[CrazyJoe]

In principe heb je gelijk wat betreft de huidige invulling van DDR, maar DDR staat voor Double Data Rate en heeft dus inherent geen link met hoe je die Double Data Rate bereikt. Dat dit op dit moment gebeurt via het overzetten van 2 data items per clock tick is alleen een technische invulling daarvan. Indien je dus de technologie achter DDR zodanig veranderd dat je per clock tick 2x2 data items kunt overzetten, dan is het zeker niet ongepast om dit te benoemen als Quad Data Rate oftwel QDR.

Zeker omdat dit verwarring voorkomt met de huidige DDR geheugens, net zoals destijds DDR ingevoerd werd als term om het verschil duidelijk te maken met SDR.

[Reactie gewijzigd door CrazyJoe op 23 juli 2024 09:39]

[Rageplay]

Bedankt voor de uitleg!

[Madrox]

Multi rank verdubbelt niets bedoel je:

Mind you, this is only the theoretical bandwidth, because the main memory has to do other tasks than exchanging data, e.g. refreshing itself or waiting for cells to recover from a write operation. This inefficiency can be minimized somewhat by tighter timings, but never completely, even with the highest quality memory chips. We can see this quite nicely in the AIDA64 read and write tests, where we end up 5-10% below the theoretical maximum bandwitdh with all configs.

This is where multiple ranks come into play, because while the CPU only has one 64-bit connector per channel, on the memory side we can install multiple of these 64-bit connectors in the form of ranks. The theoretical bandwith remains the same, but effectively now the ranks can take turns doing work when one is busy with itself. So basically we only increase the efficiency of the 64-bit connectors of the CPU (channels) by distributing the work to several corresponding 64-bit connectors at the RAM (ranks). By the way, this alternating of the ranks is called interleaving and you might have encountered it in the BIOS before.

Het maakt de communicatie met de cpu effectiever maar dat is verre van een verdubbeling van de bandbreedte en/of performance.
https://www.igorslab.de/e...tice-with-cyberpunk-2077/

[Reactie gewijzigd door Madrox op 23 juli 2024 09:39]

[Damic]

Nee want je snelheid in MHz blijft hetzelfde, alleen de data dat je kunt lezen/schrijven is veel hoger (MegaTransfers)

[pmeter]

Wat is het verschil met gebruik van dual channel? En wat is een 'rank' waarover in het artikel wordt gesproken?

[Jhinta]

+/-100% prestatie winst, zie het als twee snelwegen inplaats van 1.
Rank kun je zien als 1 zeide van een dim. (kort gezegd twee ranks aan de linker kant en twee aan de rechter kant op een enkele dim, zo krijg je dus multi-rank)
(visualiseer 4 dims op elkaar , met 1 dim aansluiting)

[Reactie gewijzigd door Jhinta op 23 juli 2024 09:39]

[Scriptkid]

Waar ken ik dat ook a weer van,

Ow ja Rambus met RIMMS, die deden al 8 voudige ranking

[ATIradeon8500]

Volgens mij werkte dat net even anders....

[Scriptkid]

Ja maar principe is het zelfde om meer bandvreedte te krijgen deden zij ook aan een channel er chip

[Jhinta]

Heel groot verschil met rambus.
Rambus is eigenlijk serial kort bus breedte met een hoge clock. (toen ter tijd)
Waar ddram een hoog bus breedte heeft (en toen ter tijd, lage clock) , en nu dus paralel zo gezegd een dubble bus breedte per dim (zo uit het hoofd 128byte of 256byte breed)

Vraag me enkel de formfactor af, pins??

[Reactie gewijzigd door Jhinta op 23 juli 2024 09:39]

[Scriptkid]

ja en om die korte bus breedte meer band breede te geven kreeg je een bus per chip of te wel 8 bussen samengevoegd op hoge snelheid , vandaar de enorme hoge bandbreede van over de 250GBps by 4-8 Ghz,

En wat doet DDR nu het zelfde, gewoon de bestaand ebus per reepje verdubblen.

[dasiro]

https://blog.memory4less....rank-and-single-rank-ram/

simplistische voorstelling: dual rank zijn 2 geheugenlatjes op elkaar geplakt maar gebruiken nog dezelfde contacten. Je moederbord moet er mee overweg kunnen en je kan SR en DR niet mixen

[PjotterP]

dual rank is ook intensiever voor de geheugencontroller op de CPU

[dasiro]

klopt, maar zowat iedere DDR5-processor heeft daar ondersteuning voor terwijl het vooral moederborden zijn die nogal eens kunnen tegenpruttelen

[PjotterP]

Mijn begrip is dat in datacenters (in elk geval bij DD4) men soms dual rank dimms vermeed omdat het dus de memory controller meer strained met kans op fouten etc.

[Damic]

Dual channel = 2 snelwegen
Dual rank op dual channel is dat elke snelweg 2 rijvakken heeft MR DDR heeft meer dan 2 rijvakken

[Madrox]

Dual channel werkt parralel aan elkaar, bij ranks moet er nog een rondje gedaan worden of meer. Lees ik nou dat de ranks bij dit nieuwe ram wel parralel werkt?

[Damic]

DDR5 is dual rank maar ook als de achterzijde bestukt is blijft het dual rank, met Multi rank krijgt de achterzijde zijn eigen aparte memory pijplijn en kun je dus van de 4 delen apart geheugen lezen/schrijven.

https://media-www.micron....575F59CBC82F265F992C052FB

[Madrox]

Weet je dat zeker? Hier lees ik toch echt iets anders; 32GB DDR5 is dual rank (2rx8) en 16GB DDR5 is single rank (1Rx8). Verder lees ik dat met DDR5 het aantal chips direct gerelateerd is aan wat voor rank je hebt.

the capacity of today's DDR5 DIMMs is directly proportional to the number of ranks. 32GB DIMMs are exclusively 2Rx8, using a total of 16 16Gb dies, while 16GB DIMMs will drop down to 8 of those dies.

https://www.anandtech.com...s-do-manufacturers-matter

Maar goed, ik lees idd dat met dit MrDIMM geheugende ranks tegelijkertijd benaderd kunnen worden wat natuurlijk beter is dan "twee rondjes maken". De eerst is dan idd een tweebaanssnelweg waar twee auto's tegelijkertijd een rondje rijden, de laatste een enkele baan, waar de tweede auto moet wachten tot de eerste auto zijn rondje af heeft.

[Reactie gewijzigd door Madrox op 23 juli 2024 09:39]

[dmantione]

Prijs: De DIMM's hebben nu al heel vaak twee ranks. Dual channel vereist dan twee DIMM's met ieder twee ranks. Deze oplossing zou de hoeveelheid chips die je moet kopen halveren.

[locke960]

Waarom een aparte Intel en een AMD+Jedec standaard?
Is er onenigheid in de standaardorganisatie?
Of wordt er op het scherpst van de snede geconcurreerd, ten koste van standaardisatie?
Vragen, vragen, vragen....

[Jhinta]

funding so simple als dat, en naam bekendheid!
Plus dat AMD het goed doet op server gebied.

De juiste vraag zou zijn, is deze enkel for servers? Want zoals ik er na kijk heb je hiermee een lagere latency. (tijd zal het zeggen)

[Reactie gewijzigd door Jhinta op 23 juli 2024 09:39]

[MSalters]

JEDEC is een samenwerking van bedrijven. Dus als een ADM medewerker "AMD+JEDEC" schrijft, dan bedoelten ze daarmee dat AMD andere JEDEC-bedrijven heeft overtuigd. Intel's voorstel is blijkbaar slechter geland.

[Jan Onderwater]

Apple haalt nu al tot 12.500 megatransfers op de M1 serie.

[locke960]

Dat is vooral omdat het ze het geheugen in de SOC hebben geïntegreerd. Helaas is dat geheugen niet uitbreidbaar en schaalt dit idee niet naar voor servers benodigde hoeveelheden geheugen.
De M1 Ultra, het top model, heeft een maximum van 128GB RAM.

[Kalis]

Leuk speelgoed. De nieuwe batch Hynix A-die met JEDEC 5600C46 specificatie doet het ongelooflijk goed met overkloks. DDR5-8000+.

[SCS2]

Uhh, leuk dat de datasnelheid verdubbeld, maar kan de controller en mem-chips die snelheid ook al aan?
Is de data-verbinding de bottleneck?
Ik denk dat dit allemaal in voorbereiding van de toekomstige verbeteringen is.

[_Pussycat_]

Juist, zo houden de klimaatterroristen en de Rothschilds ons arm!!1!