De Jedec-organisatie heeft de definitieve specificaties van de ddr5-geheugenstandaard gepubliceerd. Ddr5 ondersteunt onder andere een twee keer zo hoge bandbreedte als ddr4. De nieuwe geheugenstandaard moet daarnaast efficiënter werken.
Jedec maakte de publicatie bekend op zijn website. Deze specificaties waren grotendeels al bekend, maar zijn nu dus definitief. De publicatie van de standaard moet chipfabrikanten helpen bij het ontwerpen van aankomende producten en platforms, zo meldt onder andere AMD bij de aankondiging van Jedec.
De standaardenorganisatie bevestigt op zijn website onder andere dat de geheugendichtheid van ddr5 wordt opgehoogd naar 64Gbit per chip. Bij ddr4-geheugen was dit 16Gbit. Op termijn moet dit ervoor zorgen dat individuele dimms tot vier keer meer geheugen kunnen bevatten, hoewel dit bij release niet direct het geval zal zijn.
De bandbreedte van ddr5 zal bij release naar verwachting 4,8Gbit/s bedragen, zo meldt Jedec. In de komende jaren zal dit geleidelijk aan worden opgehoogd naar vermoedelijk 6,4Gbit/s. De huidige bandbreedte van ddr4 bedraagt 3,2Gbit/s, hoewel dat bij release ongeveer 1,8Gbit/s was.
Ddr5-modules bieden een hogere bandbreedte dan ddr4, ook bij identieke snelheden
Deze verhoging wordt onder andere bereikt doordat een geheugenmodule wordt opgedeeld in twee kanalen, schrijft Anandtech. In plaats van een enkel 64bits datakanaal, biedt ddr5 twee losse 40bits kanalen per dimm. Dit concept wordt al toegepast voor geheugentypes als gddr6.
De burst length wordt op zijn beurt verdubbeld naar bl16, waarmee beide geheugenkanalen 64 bytes per handeling aan kunnen. Hierdoor kan een ddr5-dimm in theorie, afhankelijk van de geheugensnelheid, twee handelingen van 64 bytes uitvoeren in de tijd die een ddr4-module nodig heeft om er een uit te voeren. Dit levert dus een dubbele effectieve bandbreedte op. Tegelijkertijd wordt het aantal banks verdubbeld naar 32, wat volgens Jedec ook voor betere prestaties moet zorgen.
De ddr5-geheugenchips krijgen daarnaast error-correcting code op de geheugenchips zelf. Het is niet duidelijk of dit standaard is voor alle ddr5-modules. Ook is het stroomverbuik van ddr5 verbeterd ten opzichte van zijn voorganger, meldt Jedec. Zo krijgen de dimms bijvoorbeeld spanningsregelaars geïntegreerd, terwijl dit voorheen werd geregeld door het moederbord. Dit moet de productie van moederborden enigszins versimpelen. Ook kunnen de geïntegreerde spanningsregelaars voor een lager stroomverbruik zorgen en de invloed van spanningswisselingen beperken, waardoor meer dram-chips bruikbaar zijn en de yields dus verbeteren.
Het stroomverbruik moet verder verlaagd worden doordat de vdd wordt verlaagd van 1,2V naar 1,1V, zoals al bekend was. Ddr5 gebruikt net als zijn voorganger, 288 pins. De layout van deze pins is echter veranderd, waardoor de modules niet in ddr4-slots werken.
Het is nog niet duidelijk wanneer de eerste ddr5-modules op de markt zullen verschijnen, hoewel wordt verwacht dat dit in 2021 zal gebeuren. Intel en AMD hebben beide nog geen consumentenplatforms aangekondigd die gebruik kunnen maken van het geheugen. Wel heeft Intel Sapphire Rapids op zijn roadmap staan. Dit serverplatform moet in 2021 uitkomen en biedt ondersteuning voor ddr5 en pci-e 5.0. Naar verwachting zal ddr5 dan ook eerst geïntroduceerd worden voor de hpc- en servermarkt, om later ook beschikbaar te komen voor consumenten.
Micron maakte eerder dit jaar al bekend dat het bedrijf is begonnen met het uitdelen van ddr5-samples aan een beperkte hoeveelheid datacenters. Datzelfde bedrijf meldt nu dat het een ddr5-enablement-programma start, wat de invoering van ddr5 moet versnellen. SK Hynix publiceerde eerder ook al over zijn plannen voor ddr5. Het bedrijf noemde daarbij de komst van ddr5-8400.
SK Hynix publiceerde eerder al over ddr5