'Intel schakelt AVX-512-ondersteuning volledig uit voor Alder Lake-processors'

Intel laat mogelijk AVX-512-ondersteuning voor Alder Lake-cpu's volledig uitschakelen via een bijgewerkte microcode. Die wijziging zou worden doorgevoerd via bios-updates. AVX-512 wordt momenteel alleen via een workaround ondersteund op Alder Lake.

Igor's Lab schrijft dat ondersteuning voor de AVX-512-instructiesetextensie binnenkort volledig wordt uitgeschakeld op 'alle bestaande Z690-moederborden'. De website baseert zich daarbij op eigen bronnen. Intel zou aan moederbordfabrikanten hebben verteld dat ze de 'niet-ondersteunde' functie volledig moeten uitschakelen. De chipmaker zou daarvoor een vernieuwde microcode uitbrengen, die wordt doorgevoerd via bios-updates voor Z690-moederborden.

Officieel wordt AVX-512 al niet ondersteund op Alder Lake. Gebruikers van veel Z690-moederborden kunnen de instructies momenteel echter via een workaround alsnog gebruiken. Moederbordfabrikanten bieden via deze workaround gebruikers de optie om de E-cores van Alder Lake-cpu's uit te schakelen in de bios, waarna AVX-512 aangezet kan worden voor de P-cores.

AVX-512 staat bekend om zijn hoge stroomverbruik, maar Igor's Lab concludeert uit eigen tests dat de implementatie in Alder Lake relatief efficiënt is en zelfs efficiënter kan zijn dan AVX2. In bepaalde workloads kan AVX-512 op Alder Lake ook prestatievoordelen bieden, blijkt uit de tests van Igor's Lab. De ontwikkelaar van PS3-emulator RPCS3 meldde ook in november dat het inschakelen van AVX-512 op Alder Lake voor hogere framerates kan zorgen. Niet alle werklasten hebben echter profijt van AVX-512.

Intel heeft nog niet gereageerd op het mogelijke uitschakelen van AVX-512 en het is dus niet bekend wat de reden hiervoor is. Igor's Lab speculeert dat Intel wellicht meer onderscheid wil creëren tussen zijn komende serverplatform en het Alder Lake-platform voor consumenten, aangezien AVX-512 vooral voor enterprisetoepassingen prestatievoordelen kan bieden. Het is echter niet bevestigd of dit inderdaad de reden is.

Alder Lake-microcodes met AVX-512 in- en uitgeschakeld. Afbeeldingen via Igor's Lab

Reacties (131)

[Damic]

Ik heb zo'n vermoeden dat de 12th gen core cpu's een beetje veel gerushed is met de e en p cores, want je zou gemakkelijk een manier kunnen maken dat als er avx512 instructie binnen komt automatisch naar een p core gaat en niet op een e-core blijft steken.

Ook de spanningsregeling vind ik nogal raar dat de spanning voor de e en p cores hetzelfde zijn, terwijl voor een P core meer zou kunnen gegeven worden dan een e core en een e-core bvb veel minder kan krijgen dan het minimum van een p core.

[ari3]

Ik heb zo'n vermoeden dat de 12th gen core cpu's een beetje veel gerushed is met de e en p cores, want je zou gemakkelijk een manier kunnen maken dat als er avx512 instructie binnen komt automatisch naar een p core gaat en niet op een e-core blijft steken.

Waarom zou dat gemakkelijk kunnen? Applicaties die typisch AVX12 instructies gebruiken zijn meestal multi-threaded. Als je meer AVX512 threads hebt dan p-cores, dan krijg je dat de e-cores de p-cores continu gaan onderbreken voor het uitvoeren van avx512 instructies. Het lijkt mij niet bevordelijk voor de performance. Ik snap wel dat Intel AVX512 uitschakelt.

[uiltje]

Sowieso vraag ik me af of het mogelijk is om van te voren te voorspellen of AVX-512 gebruikt wordt in een thread. Het lijkt me sterk dat je even op basis van een instructie van core gaat schakelen. Je moet die andere cores niet voor niets uitzetten.

Die big / little architectuur zal vast nog wel uitgebreid worden naar processors die verschillende taken uit kunnen voeren, maar ik denk niet dat we daar al aangekomen zijn - voor consumenten PC's anyway.

EDIT: klaarblijkelijk kan de processor dat inderdaad afhandelen, color me surprised.

[Reactie gewijzigd door uiltje op 22 juli 2024 23:32]

[SpiceWorm]

Je zou toch dynamisch kunnen schedulen, zodra je een avx512 instructie krijgt dan gooi je het proces over. Lijkt mij niet onmogelijk. Vervolgens zet je die toepassing op een lijst van P cores only.

[Mijzelf]

want je zou gemakkelijk een manier kunnen maken dat als er avx512 instructie binnen komt automatisch naar een p core gaat en niet op een e-core blijft steken.

Gemakkelijk? Hoe dan? De thread scheduling is taak van het OS, dus de processor kan dat niet zelf doen. En hoe zou de OS implementatie eruit moeten zien? Invalid opcode exceptie->controleren of het een avx512 opcode is->thread reschedulen naar P-core met vlaggetje dat hij niet terug mag? Ik zou er niet zomaar vanuit durven gaan dat je bij elke avx512 opcode exceptie zomaar de registers kunt overzetten en doorgaan waar je gebleven bent.

[Mitsuko]

Ik begrijp dat de OS het niet automatisch kan voorspellen, maar in principe moet software toch zelf weten of het AVX512 gaat gebruiken of niet (aangezien het lang niet overal beschikbaar is)? Microsoft zou een API kunnen toevoegen (CreateThreadEx?) waarmee je aan kan geven dat een bepaalde instructieset aanwezig moet zijn op de kernen waar de taak wordt uitgevoerd.

[Mijzelf]

Dat is ook nog niet makkelijk. Ten eerste moet alle bestaande software dan aangepast worden. En ten tweede, hoe moet jij als programmeur weten of een externe library avx512 gebruikt? En als hij het vandaag niet doet, dan morgen met versie x+1 misschien wel. En wat als je helemaal geen Windows API functie gebruikt om threads the starten maar een high level wrapper als std::thread (c++) of System.Threading (c#)? Moeten alle programmeertalen dan ook ondersteuning inbouwen voor ongelijke cores?
Verder is het nu redelijk gebruikelijk (bij mijn weten) dat je aan de processor vraagt of hij avx512 ondersteund voor je dat codepad ingaat, en anders terugvalt op een andere instructieset. Wat zou deze processor moeten antwoorden? Dat kan moeilijk afhangen van een vlaggetje in CreateThreadEx(), want daar heeft de processor geen weet van, alleen de scheduler.

[field33P]

Ten eerste moet alle bestaande software dan aangepast worden.

En zodra je dat gaat doen kan je net zo goed AVX-256-ondersteuning inbouwen, dat wordt wél ondersteund vanaf Alder Lake (is een soort uitgeklede AVX-512)

[MSalters]

Als programmeur check je bij libraries altijd wat de hardware eisen zijn. AVX512 is niet bijzonder wat dat betreft. Al sinds de MMX tijd moet je rekening houden met vector extensies die niet uniform ondersteund zijn. x64 heeft het minimum nivo naar SSE4 getild, maar dan moet je dus ook checken of die library wel x64 support heeft.

En versie x+1? Als programmeur check je ook die; je neemt niet blindelings aan dat die identiek werkt. Als in de release notes staat "Dropped x86-32 support", dan moet je misschien bij versie x blijven.

[.oisyn]

Ik zou er niet zomaar vanuit durven gaan dat je bij elke avx512 opcode exceptie zomaar de registers kunt overzetten en doorgaan waar je gebleven bent.

Nou daar mag je best vanuit gaan hoor. Het is niet anders dan een thread die op een andere core gescheduled wordt na een timeslice interrupt.

[MSalters]

Het is wél anders, omdat de register set anders is. Je mist de ZMM registers op de E-cores. Performance counter registers verschillen ook tussen Golden Cove cores en Gracemont cores.

Specifiek: `xsave/xrstor` gebruikt een formaat wat afhangt van de CPUID, en de CPUID van de Alder Lake cores varieert.

[.oisyn]

Daar heb je toch een OS voor? Denk je dat die niet in staat is een thread van een P-core naar een E-core te migreren of vice versa?

De vraag was of de juiste state wel goed gemigreerd kon worden naar een P-core als een E-core een avx illegal opcode geeft. Het lijkt me vrij evident dat de E-code op dat moment nog geen enkele AVX state heeft; hij heeft die registers immers niet.

[Reactie gewijzigd door .oisyn op 22 juli 2024 23:32]

[MSalters]

't Is niet zo simpel als een gewone thread move. Ja, je kunt de extra ZMM registers op 0 zetten, maar je zult ook bijvoorbeeld de XSAVE buffer opnieuw moeten alloceren.

De migratie terug naar een E-core is wél een probleem. Wat doe je met ZMM registers in je XSAVE buffer? De thread mag er redelijkerwijs vanuit gaan dat er niet spontaan state verloren gaat, ook al kan die state niet in een P-core bewaard worden.

[Marctraider]

'De thread scheduling is taak van het OS, dus de processor kan dat niet zelf doen'.

Dat is een foute aanname, aangezien dat wel zeker mogelijk kan zijn om meer ondersteuning de bieden vanuit de CPU. In GPU land heb je ook al zoiets als hardware accelerated GPU scheduling. Dit kan voor CPU's ook gewoon hardwarematig geimplementeerd worden. Of het benefits heeft is een andere kwestie. En uiteindelijk zal het ook assisted zijn en niet 100% de taak van de CPU.

Zaken als clock scaling werdt vroeger ook door speedstep gedaan en geregeld door het OS, tegenwoordig is dit autonoom en geoffload op de CPU (Athans bij intel, aka speedshift)

[Reactie gewijzigd door Marctraider op 22 juli 2024 23:32]

[MSalters]

Het is geen foute aanname, de processor kan het niet zelf doen. Dat zie je ook concreet met Alder Lake: die heeft Windows 11 nodig om threads beter te schedulen. Als Alder Lake het zelf kon, had het ook gewerkt in Windows 10.

Een relevantere vergelijking dan met GPU's is HyperThreading. De CPU kan wel twee threads op één fysieke core schedulen, maar doet dat door het OS twee virtuele cores voor te spiegelen.

[SG]

Als thread verwerkt wordt kan het beginnen met non AVX512 code tot de 1st loadstore instructie. Tenzij in source code hint wordt gegeven aan de compiler, die hint of flag of functie argument, geeft aan create thread of thread pool met hint of flag dat het AVX512 of P_core exclusive is.

Hangt er dus vanaf wat voor opties je in de WinAPI voor win11 hebt om big/little en AVX512 aware te programmeren.
Alleen is de AVX512 awareness meer een Xeon workstation of win11 pro .

Programmeur die AVX512 app ontwikkeld en zelf AVX512 code programmeert, kan dit dus patchen voor win11 pro op Xeon. Met fallback naar AVX256 in geval van consumenten AL cpu of Zen1 2 3 +.
Of de Aplication gebruikt een math libary die AVX512 implementeert en zijn mogelijk afhankelijk van update of versie die win11 en Xeon big little aware is.

Het standaard om voordat je AVX512 gebruikt dat je init van app of libary de capabilities van platform runtime checked of AVX512 beschikbaar is zo niet fall back naar AVX2.
Library's hebben eventueel omvangrijkere fallback als zelfs AVX2 niet beschikbaar is.
Zelfs verschil in instructies of afwijkingen of extra tussen AVX van intel vs AMD.
Tot missen van instructie zo oud cpu tech dat fout melding krijgt. Zoals cpu voldoet niet aan minimum requirements.
Dacht ook dat XeonPhi iig een gen een afwijkende AVX3 heeft. Zou gelijk getrokken worden. AVX3 / 512 is extensie set en verschillende microsrchitecturen ondersteunen deel ervan. Minstens F en CD maar er zijn dozijn extenties misschien dat deze AL AVX512 weer wat toevoegd. Of toch ook wat mist tov 2 xeonPhi

[youridv1]

De reden is doodsimpel voor AVX-512
"Koop maar lekker een niet consumenten platform"
Is niets nieuws. Intel wil aan de workstation klanten veel geld verdienen met dure chips die dingen supporten waar de gemiddelde consument niets aan heeft. Het klinkt een beetje naar, maar persoonlijk heb ik er niets op tegen dat intel op deze manier lekker marge trekt bij bedrijven in plaats van bij mij. Wel naar voor zij die hiermee willen hobbyen. Gelukkig kunnen die zonder AVX512 nog steeds dezelfde dingen doen, alleen langzamer

[Verwijderd]

Klopt. En in de toekomst kan je in server space, functies in en uit laten schakelen on demand, tegen betaling uiteraard. Dus je hardware komt al met bepaalde functionaliteit; bijv AVX-512, maar tegen een vaste fee kan je dat unlocken. Beetje de netflix onder de compute.

[kaas-schaaf]

Dat klinkt als het "per socket" model van betalen voor software. Aangezien dat door AMD om zeep geholpen is, is het wachten tot een concurrent alternatieven bied voor dit gedoe maar het is aan Intel of ze daar dan in mee willen gaan.

[Verwijderd]

Hardware functies in of uitgeschakeld tegen betaling. Zie ook https://www.tomshardware....oftware-defined-xeon-cpus

[Reactie gewijzigd door Verwijderd op 22 juli 2024 23:32]

[Fermion]

Het inschakelen van hardware/software matige functies wordt al jaren, decennia’s lang gedaan in de enterprise wereld.

[sympa]

Kan me nog Sun servers herinneren. CPU kostte iets, maar de licentie om hem te kunnen gebruiken kostte 20 keer zoveel.

[uiltje]

Wat een onzin, als ze dat van te voren hadden bedacht had er waarschijnlijk überhaupt geen AVX-512 ingezeten, ook niet in de voorgaande consumenten processors. Maar zowel deze post als jouw post bevat alleen maar speculatie.

[Reactie gewijzigd door uiltje op 22 juli 2024 23:32]

[Terrestrial]

Het is juist dit soort mentaliteit waardoor de consument of enthousiasteling eerder voor een concurrent gaat kiezen die dit soort functionaliteit er wel bij doet. Ze moeten niet zo kinderachtig doen bij Intel.

[youridv1]

Ik snap deze insteek en er is zeker wat voor te zeggen. Ik heb alleen liever dat bedrijven "geen" consumenten CPU's kunnen gebruiken voor workstations. Als bedrijven ineens ook genoegen zouden kunnen nemen met een simpele i7 of i9 dan gaat er voor Intel een hoop marge verloren. Waar gaan ze die halen? Oja, bij die i7's en i9's.

Zo simpel als "Je moet gewoon AVX-512 unlocken maar de prijs hetzelfde houden" is het gewoon niet. Dan concurreert intel ineens snoeihard met zichzelf.

Naar de concurrent rennen heeft ook niet zo veel zin. Die supporten AVX-512 gewoon niet namelijk. Er is wel een of andere beperkte instructieset op AMD CPU's die voor dezelfde doeleinden gebruikt kan worden, maar het is niet net zo goed of uitgebreid

[Reactie gewijzigd door youridv1 op 22 juli 2024 23:32]

[Chris_147]

Dat het gerushed is, kan wel kloppen denk ik.
Microsoft had natuurlijk ook tijd nodig om de ondersteuning in te bouwen. Eerste versie zal nog wat ruwer zijn, volgend jaar gaat die misschien kunnen doen wat jij aangeeft.
En inderdaad zal in de volgende generatie het via hardware veel fijner geregeld kunnen worden. Maar ja, product management moet natuurlijk ook nog een reden hebben om volgend jaar Intel CPU's te laten kopen.

[Clevergyno]

Vanaf het begin lijkt het inderdaad al heel erg dat het erdoorheen geduwd is om maar iets tegen AMD te hebben.

[flippy]

op een normale desktop zal de cpu nooit AVX512 werk krijgen, dus is het een beetje zinloos. al is het kunstmatig uitzetten volledig in lijn met hoe intel zijn eigen producten verkoopt.

[SuperDre]

Nouja, de PS3 emulator kan er gebruik van maken dus om te zeggen dat een normale desktop de CPU nooit AVX512 werk zou krijgen is dan een nutteloze uitspraak.

[Gladiator5]

Is best een staaltje software, maar omdat jij het niet gebruikt, gebruikt niemand het , we snappen hem ;p

[flippy]

dat zal zeker maar niemand gebruikt het behalve wat tweaker-achtige mensen die met emulatoren spelen.

[Knijpoog]

Misschien fijn om te weten wat voor toepassing nog meer gebruik maken van AVX-512?.. slechts een PS3 Emulator is wel heel specifiek.

[flippy]

het is beste te vergleijken met CUDA software. dus neurale netwerken en lomp stampwerk met enorme datasets. het heeft geen enkel nut voor reguliere desktop gebruikers.

[.oisyn]

het heeft geen enkel nut voor reguliere desktop gebruikers.

Waarom zou SSE of AVX wel nuttig zijn, maar AVX-512 geen enkel nut kennen? De logica achter je opmerking ontgaat me compleet.

In plaats van 8 floats tegelijk met AVX, kun je 16 floats tegelijk doen met AVX-512. Dat is ontzettend handig voor video- en geluidsbewerking. En dan hoef je niet meteen te denken aan professionele paketten, maar elke app die geluid of video afspeelt kan daar dankbaar gebruik van maken.

[.oisyn]

noem 1 programma die normale mensen op de desktop die avx gebruikt

Zo'n beetje elke hedendaagse game.

[.oisyn]

Lekker staaltje moving the goalpost hier . Waarom moet het nou weer een reguliere applicatie zijn, en geen game. Dat zijn toch ook apps? Die run je toch ook op een reguliere consumentendesktop, of niet dan?

En of AVX iets sneller maakt hangt volledig van de context af. Punt blijft dat CPU's met AVX al lang en breed onder de min spec van de meeste hedendaagse games vallen, en dus maken ze er gebruik van waar mogelijk. Vooral ook omdat de instructies ook beschikbaar zijn sinds de vorige generatie consoles, de Xbox One en de PS4.

Jij zei letterlijk "het heeft geen enkel nut voor reguliere desktop gebruikers". Die stelling is ronduit quatsch.

[Reactie gewijzigd door .oisyn op 22 juli 2024 23:32]

[flippy]

ik verplaats helemaal geen goalposts. ik vraag speciefiek voor het nut en noodzaak voor avx512 op de desktop en je komt aan met "games" zonder uberhaupt aan te geven hoeveel voordeel ze eruit halen en dat ze de 10+ jaar oude eerste generatie avx gebruiken en niet de 512 versie waar we het hier over hebben.

fun fact: de meeste games lopen slechter zodra avx erin hakt. immers zodra avx aangaat kakt je kloksnelheid honderden mhz omlaag over al je cores met een beetje heetlopende intel cpu. diverse testen met spelversies waar avx later in is gepached (of eruit) bewijst dat vrij pijnlijk. laat staan dat een modern spel avx512 gebruikt. en ik heb nog steeds geen deskltop programma gehoord die avx512 gebruikt of gaat gebruiken die op de doorsnee desktop gebruikt word.

[Reactie gewijzigd door flippy op 22 juli 2024 23:32]

[Bond_009]

immers zodra avx aangaat kakt je kloksnelheid honderden mhz omlaag over al je cores met een beetje heetlopende intel cpu

Source?

https://travisdowns.githu...8/19/icl-avx512-freq.html
Max freq drop is 100Mhz en dat is enkel bij AVX-512 en met maar 1 core actief
(merk op dat dit de 10de gen is en niet de eerste AVX-512 impl van Skylake-X)

Voor applicaties die avx gebruiken, te veel om op te noemen, zelf een simpele string comparison kan AVX instructions gebruiken.
https://github.com/huangq...ing/strnlen.cpp#L183-L186
(Source van de Windows Universal C Runtime)

[flippy]

Source?

mijn eigen 9800x. die is niet happy zodra het ook maar ruikt naar avx. die levert meteen 3~400mhz in als avx actief is. tot ie te heet word en dan gooit ie net zoveel mhz overboord om niet kapot te koken.
en dat strookt redelijk met wat andere mensen op internet zien qua gedrag. je kan het opvangen met een D15 of waterkoeling en tactvol overklokken maar dat lijkt me niet helemaal de bedoeling.

[Bond_009]

Skylake-X dus, deze heeft inderdaad een frequentie penalty wanneer je herhaaldelijk zware AVX instructions gebruikt.
Maar zeker niet:

zodra het ook maar ruikt naar avx

https://lemire.me/blog/20...e-maybe-not-so-dangerous/

En aangezien we hier bezig zijn over de recente Intel CPUs en niet een architectuur van 2017 lijkt dit mij niet echt meer relevant?

[flippy]

gezien ik nog steeds geen regulier desktopprogramma gehoord heb die avx512 gebruikt lijkt mij de initiele opmerking die word aangehaald niet relevant, wat juist mijn hele punt was.

o ja, die 9800 heeft avx512 aan boord. dus die is in dit opzicht wel relevant.

[Reactie gewijzigd door flippy op 22 juli 2024 23:32]

[Bond_009]

noem 1 programma die normale mensen op de desktop die avx gebruikt, laat staan de 512 varant. vidoe en geluidsbewerking doet bijna niemand. tiktok en instagram valt daar niet onder.

Ik gaf je 1 van de vele voorbeelden die AVX gebruiken, nu verander je vraag naar specifiek AVX-512
https://github.com/videol...ter/src/x86/mc_avx512.asm
AV1 video decoder gebruikt door VLC

[flippy]

mijn vraag ging altijd over avx512.

en welk voordeel haalt vlc eruit? meeste werk word toch gedaan door de gpu.

[MSalters]

De AVX downclock is altijd alleen voor de hoogste AVX mode (AVX256 op jouw 9800x). Die hoogste mode is altijd dubbel zo breed als de vorige (128->256->512), en de downclock is dus zo'n 10%. Met andere woorden, je FLOPS gaan dus zo'n 80% omhoog (*2 *0.9).

Da's ook helemaal niet gek. GPU's gaan nog veel meer voor breedte ipv hoge clocks.

[flippy]

mijn 9800x heeft avx512 aan boord door.

[MeMoRy]

Beetje vreemde redenatie.
Sowieso zijn computers veel te sterk voor de "meeste applicaties" die "normale mensen" gebruiken. Op een 10 jaar oude computer kan je ook Instagram bekijken.
Er zijn echter ook genoeg mensen die meer met hun computer doen, als videobewerking, gaming of wetenschappelijke simulaties.

[Reactie gewijzigd door MeMoRy op 22 juli 2024 23:32]

[flippy]

simulaties doe je voor je werk, niet thuis op de famillie-pc. gebruikt office of een webbrowser avx512? of een spel? videobewerking doen maar heel weining mensen. laten we eerlijk zijn, de doornsee pc gebruiker thuis of op kantoor heeft niks aan avx512.

[mr_evil08]

https://steamcommunity.co...um/0/2976275080122627668/
Er zijn zeker games met AVX ondersteuning.

[Reactie gewijzigd door mr_evil08 op 22 juli 2024 23:32]

[flippy]

het gaat hier om avx512.

[sympa]

Waarom zou je zo'n enorm vetter CPU nemen als het niet gaat om video, geluid, graphics, number crunching?
Word sneller booten lijkt me niet de doelgroep.

[sympa]

Tja en die dikke auto's laten ze ook nog opvoeren toch?

[flippy]

yup, en vervolgens staan ze nog steeds naast je in de file.

[SG]

Nou nee eerder te vergelijken met core extentie met registers van 512bit breed of aantal registers die samen als een 512bit register kunnen werken voor SIMD.
Enkele instructie meerdere data. Dus 1 instructie die 16 floats verwerkt.
Op zich is dit leuk 8 pcores kan dus paralel 128 floats multithreaded verwerken.
Alleen dat maximaal AVX2 wat zen heeft maar met 16 of 32 of 64 kan je ook 128 floats of 256 of 512.
Ben dan benieuwt hoeveel P-cores de Xeon van big little krijgen.
Denk dat Xeon P-core niet zo extreem geklokt hoef te worden om games te schalen.
Dus 16 stuks lijkt mij dan wel handig om enigzins iets tegen Epyc te bieden.

[Cergorach]

slechts een PS3 Emulator is wel heel specifiek.

Vergeet niet dat:

het inschakelen van AVX-512 op Alder Lake voor hogere framerates kan zorgen

In het specifieke voorbeeld gaf het een 15% FPS verbetering, wat imho significant is, maar beide zaten al boven de 60fps, wat het voor een hoop mensen meer Meh! maakt.

Ik zie hier en daar dat bepaalde programma's er gebruik van kunnen maken. De vraag is dan weer in welke gevallen die beter presteren zonder de E-cores en dan alleen de P-cores met AVX-512. Imho niet iets waar veel reviewers op testen... ;-)

[cnieuweboer]

PS3 is wel een heel speciaal apparaat. De "cell processors" in de PS3 waren specifiek heel goed in matrix vermenigvuldiging, en dat kan AVX512 ook goed.

[Stijn98765]

Nostalgiemodus: mijn IIT387 aan 20mHz maakte daar destijds reclame voor. Geen idee of AutoCAD 10 ooit gebruik maakte van die specifieke instructieset voor matrices.

[Damic]

Veel wetenschappelijke programma's gebruiken (zie boinc) avx512 omdat dit sneller is dan de oudere avx instructies, avx512 word alleen door intel op x86 ondersteund. het nadeel is dat deze veel meer vermogen vraagt van de cpu en je cpu dus veel sneller terug klokt.

[84hannes]

Advanced Vector Extensions (AVX, also known as Sandy Bridge New Extensions) are extensions to the x86 instruction set architecture
(...)
AVX2 (also known as Haswell New Instructions) expands most integer commands to 256 bits and introduces fused multiply–accumulate operations (FMA).
(...)
AVX-512 expands AVX to 512-bit support

https://en.m.wikipedia.org/wiki/Advanced_Vector_Extensions

[Damic]

Ja en? AMD ondersteund AVX en AVX2.

Dit is de lijst van CPU's met AVX-512 https://en.wikipedia.org/wiki/AVX-512#CPUs_with_AVX-512
ow ik zien dat Via blijkbaar AVX-512 ook ondersteund en eind dit jaar Zen4 in Ryzen

[MadButcher]

Ik denk o.a. CAD-programma's en simulaties.

[Marctraider]

Code kan inherent gebruik maken van allerlei instructies, afhankelijk van hoe het gecompileerd is en welke stukken code hier gebruik van kunnen maken.

Zelfs games worden vaak al gecompileerd met AVX instructies (Al dan niet hele kleine stukjes code die hier gebruik van maken), vaak is dit niet eens moedwillig geoptimalizeerd maar ziet de compiler een stukje code die hier mogelijk gebruik van kan maken.

Vaak is het wel optioneel en heeft code vaak meerdere runtime 'paths' zodat het terug kan vallen op oudere instructies die het ook kunnen uitvoeren.

[uiltje]

Het bevat onder andere een dubbel instructie die gebruikt kan worden voor asymmetrische cryptografie (RSA, Elliptic Curve, Diffie-Hellman, de komende post quantum algoritmen etc). Verder zijn er ook instructies die AES en AES / GCM kunnen versnellen. Dit wordt onder andere allemaal gebruikt voor HTTPS en TLS (mits de instructies ook daadwerkelijk worden gebruikt natuurlijk), dus ja, daar heb je wel wat aan.

Verder zijn het vooral SIMD instructies, bijvoorbeeld het parallel uitvoeren van dezelfde floating point instructies met verschillende input.

Linus Torvalds beweerd vanwege de nadelen ook wel dat het wordt gebruikt om de max floating point ops op te rekken (de hoeveelheid FLOPS is een bekende manier om processorkracht te vergelijken). Verdere nadelen zijn de die-size en het stroomverbruik / hitte, dus ze zijn niet heel geschikt voor zuinige cores.

[Reactie gewijzigd door uiltje op 22 juli 2024 23:32]

[Chris_147]

Intel heeft nog niet gereageerd op het mogelijke uitschakelen van AVX-512 en het is dus niet bekend wat de reden hiervoor is

Euhm, verwarring voorkomen?
Want

Gebruikers van veel Z690-moederborden kunnen de instructies momenteel echter via een workaround alsnog gebruiken. Moederbordfabrikanten bieden via deze workaround gebruikers de optie om de E-cores van Alder Lake-cpu's uit te schakelen in de bios, waarna AVX-512 aangezet kan worden voor de P-cores.

AVX-512 dus enkel mogelijk met P-cores, maar dan moeten de E-cores gedeactiveerd worden.
Ik kan me echter wel voorstellen dat voor personen die AVX-512 geoptimaliseerde software gebruiken, het volledig disablen niet leuk is. Is dat enkel Enterprise software, of is er ook bvb grafische software die AVX-512 ondersteund?

[The Zep Man]

Ik kan me echter wel voorstellen dat voor personen die AVX-512 geoptimaliseerde software gebruiken, het volledig disablen niet leuk is. Is dat enkel Enterprise software, of is er ook bvb grafische software die AVX-512 ondersteund?

Als je professionele software gebruikt, dan gebruik je waarschijnlijk wel een processor die het officieel ondersteunt. Zo niet, dan zit je in de hobbyhoek, en kan je deze update ook vermijden (BIOS niet actualiseren) en uitschakelen (update niet installeren/uitschakelen in OS).

[Reactie gewijzigd door The Zep Man op 22 juli 2024 23:32]

[kidde]

Probleem is met de schedulure en assymetrische berekening:

Idee van big.Little.is altijd geweest om een thread te kunnen verhuizen van grote maar kleine core, en dat ging.

Intel heeft de oerstomme blunder gemaakt, om er dus voor te kiezen dat de grote cores wel AVX512 hebben en de kleine niet.

Dus dan moet de scheduler er rekening mee houden, dat wat AVX gebruikt niet naar de kleine kern mag verhuizen, en de compiler etc, erg complex en nogal een nachtmerrie-scenario voor de Windows-only scheduler. Omgekeer is het moeilijk AVX512 in te schakelen voor iets dat van klein naar groot verhuist.

Als klein en groot dezelfde instructie-set hebben voorkomt dat een hoop scheduler-nachtmerries.

AMD heeft het beter gedaan met de komende big.Little implementatie heb ik al gelezen.

Dus de enige manier om het probleem te omzeilen, is door geen big.Little processor van Intel te kopen; en volgens mij valt dan heel Ander Lake af.

[Reactie gewijzigd door kidde op 22 juli 2024 23:32]

[Vizzie]

Oerstomme blunder?

Die p cores komen op termijn ook in cpu’s terecht die wel avx 512 moeten ondersteunen dus daar niet vanaf het begin rekening mee houden lijkt me dommer.

De e cores moeten zo klein en zuinig mogelijk zijn en daar past avx 512 ook niet bij.

Neem daarbij dat er nagenoeg geen consumenten software is die avx 512 gebruikt en het lijkt me eigenlijk best een slimme en logische keus van Intel.

Als je toevallig als consument iets met avx 512 wilt doen dan moet je alder lake gewoon overslaan, dat ben ik wel met je eens.

[sdk1985]

Vreemde redenatie. Voor een zo compact en energie zuinig mogelijke core wil je ver weg blijven van zaken als AVX. Daarnaast als de cpu intern de boel gaat verhuizen (Intel Thread Director?), dan zal die toch zelf wel kunnen bepalen dit niet te doen voor AVX512.

quote: https://www.anandtech.com...lake-microarchitectures/2

Intel’s Thread Director controller puts an embedded microcontroller inside the processor such that it can monitor what each thread is doing and what it needs out of its performance metrics. It will look at the ratio of loads, stores, branches, average memory access times, patterns, and types of instructions. It then provides suggested hints back to the Windows 11 OS scheduler about what the thread is doing, whether it is important or not, and it is up to the OS scheduler to combine that with other information about the system as to where that thread should go. Ultimately the OS is both topologically aware and now workload aware to a much higher degree.

Inside the microcontroller as part of Thread Director, it monitors which instructions are power hungry, such as AVX-VNNI (for machine learning) or other AVX2 commands that often draw high power, and put a big flag on those for the OS for prioritization. It also looks at other threads in the system and if a thread needs to be demoted, either due to not having enough free P-cores or for power/thermal reasons, it will give hints to the OS as to which thread is best to move. Intel states that it can profile a thread in as little as 30 microseconds, whereas a traditional OS scheduler may take 100s of milliseconds to make the same conclusion (or the wrong one).

On top of this, Intel says that Thread Director can also optimize for frequency. If a thread is limited in a way other than frequency, it can detect this and reduce frequency, voltage, and power. This will help the mobile processors, and when asked Intel stated that it can change frequency now in microseconds rather than milliseconds.

We asked Intel about where an initial thread will go before the scheduling kicks in. I was told that a thread will initially get scheduled on a P-core unless they are full, then it goes to an E-core until the scheduler determines what the thread needs, then the OS can be guided to upgrade the thread.

Op basis van de laatste alinea zou je wel een probleem kunnen verwachten wanneer de boel al vol zit en de thread verkeerd terecht komt. Heel problematisch lijkt het allemaal niet te zijn aangezien er vóór launch gecommuniceerd werd dat AVX-512 hardware matig niet beschikbaar zou zijn, het er echter in eerste instantie wel op zat en ook is getest;

quote: https://www.phoronix.com/...m=alder-lake-avx512&num=1

But as it turns out, at least with the initial Alder Lake processors and prior to any new BIOS/firmware updates, AVX-512 can be happily enabled for the high performance cores.

With the initial public 0702 BIOS for the ASUS STRIX Z690-E GAMING WiFi motherboard and the Core i9 12900K sample received from Intel, if disabling all of the E cores from the BIOS and then setting the AVX-512 option from "Auto" to "Enabled", will actually enable AVX-512.

Dus als je dit vervolgens via microcode onmogelijk gaat maken dan zal het een mark segmentatie dingetje zijn.

[Reactie gewijzigd door sdk1985 op 22 juli 2024 23:32]

[uiltje]

Denk je dat die thread scheduler van te voren kan bepalen of er AVX-512 instructies gaan worden gebruikt? Hoe dan? Of verwacht je dat hij tegen een instructie aan loopt en dan eventjes hem naar de grote core zet, om hem in het slechtste geval weer meteen terug te zetten om stroom te besparen? Het zou me zeer verbazen of de instructie-afhandeling überhaupt in staat is om de scheduler direct te beïnvloeden.

Dit is dus waarom je de e-cores uit moet schakelen, want als een e-core tegen een AVX-512 instructie aanloopt ben je de klos.

[Reactie gewijzigd door uiltje op 22 juli 2024 23:32]

[sdk1985]

Volgens de documentatie van Intel is dat exact wat er gebeurd. In het standaard scenario gaat alles eerst naar een p core. Daar wordt het geanalyseerd en vervolgens doorgezet. Afwijkingen daarop die werden opgegeven waren volle load op alle p cores en battery focus. Daar is ongetwijfeld een mauw aan te passen indien het einddoel avx is. Je zou bijvoorbeeld alleen bekende threads kunnen toestaan op ecores. Alleen dat is dus niet het einddoel. Wat dat betreft ben ik eigenlijk wel benieuwd wat we aan de xeon kant gaan zien. Intel zal niet voor niets avx512 hebben meegebakken.

[MSalters]

Threads die AVX-512 gebruiken doen dat doorgaans structureel. Programma's kunnen een mix van threads bevatten die het wel of niet gebruiken (UI vs rekenthreads) maar de scheduler werkt op thread nivo en heeft dus geen last van zo'n mix.

Je ziet dit ook aan de power modes. De meeste AVX-512 cores verlagen de kloksnelheid voor vele milliseconden (miljoenen ops) na een AVX-512 instructie, juist omdat die eerste instructie zo voorspellend is.

[robvanwijk]

Dit is dus waarom je de e-cores uit moet schakelen, want als een e-core tegen een AVX-512 instructie aanloopt ben je de klos.

Dat valt reuze mee; wat de E-core betreft is dat gewoon een ongeldige instructie, dus die zal (net zoals elke andere ongeldige instructie) gewoon interrupt 6 (#UD, Invalid Opcode Exception) genereren. Die kan door het OS worden afgevangen, waarna de thread naar een P-core wordt verhuisd (en misschien zelfs een vlaggetje gezet dat ie niet terug mag naar een E-core). Daarna kan de instructie opnieuw geprobeerd worden (nu wel succesvol).

Ja, het afhandelen van zo'n interrupt kost (relatief gezien) veel tijd, maar dit is precies hetzelfde mechanisme waarmee virtueel geheugen wordt geïmplementeerd! Als een instructie probeert te lezen van een adres dat op dat moment in de swap file zit, dan laat de CPU met interrupt 14 (#PF, Page-Fault Exception) aan het OS weten dat die pagina nodig is (waarna de virtual memory manager een andere pagina van RAM naar swap verplaatst, de gevraagde pagina van swap naar RAM kopieert en de instructie dan opnieuw probeert).

Ik kan je niet vertellen waarom Intel (vermoedelijk in overleg met Microsoft) ervoor heeft gekozen om deze optie niet te gebruiken. Ze zullen er vast een goede reden voor gehad hebben (ook al kan ik zo snel niet bedenken wat dat geweest zou kunnen zijn). Maar dat het automatisch een onoverkomelijk probleem zou zijn als een E-core een AVX512 instructie voor zijn kiezen krijgt, dat lijkt me niet het geval.

Mocht je de details na willen lezen, je kunt de specs van Intel downloaden: Intel 64 and IA-32 architectures software developer's manual. De beschrijving van interrupt 6 staat op pagina "Vol. 3A 6-31".

[Reactie gewijzigd door robvanwijk op 22 juli 2024 23:32]

[gast128]

Ik weet niet of het zo transparant kan gaan werken als een pagefault afhandeling. Het os moet dan illegale instructies gaan onderscheiden veroorzaakt door asymmetrische CPU's. Ik vermoed dat dan ook oudere versies van Windows een update moeten krijgen om op Alder Lake processoren te kunnen draaien.

In de Intel documentatie staat de volgende quote:

To simplify the programming model and provide flexibility, the following design decisions were made on the instruction set level:

• All core types have the same instruction set.
• AVX512 is disabled on P-cores and not available on E-cores.

Het blijft een interessant vraagstuk of dit een technische oorzaak heeft of dat het vanwege commerciële reden is uitgevoerd.

[Reactie gewijzigd door gast128 op 22 juli 2024 23:32]

[robvanwijk]

Het os moet dan illegale instructies gaan onderscheiden veroorzaakt door asymmetrische CPU's.

Dat zou geen probleem mogen zijn; het OS weet van welke core het interrupt komt en kan eenvoudig (met behulp van de instruction pointer) controleren welke instructie het probleem veroorzaakte.

Ik vermoed dat dan ook oudere versies van Windows een update moeten krijgen om op Alder Lake processoren te kunnen draaien.

Daar heb je een ontzettend goed punt; daar had ik nog helemaal niet aan gedacht. Ja, dan zouden de P-cores de AVX512-instructies default moeten disablen, totdat ze een seintje krijgen van het OS dat de scheduler hiermee overweg kan. Maar dan moet je, terwijl de processor al draait, instructies gaan enablen. Ik durf zo snel niet te zeggen of dat mogelijk is, of onmogelijk... of "mogelijk maar gruwelijk lastig".
Bedankt voor de toevoeging in elk geval; dat zou best wel eens een belangrijke overweging geweest kunnen zijn.

[sdk1985]

Ik weet niet beter dan dat er hele delen van chips uitgeschakeld worden puur voor winst maximalisatie. Vroeger kon je bij videokaarten nog weleens via firmware wat extra shaders oid inschakelen. Tegenwoordig gaat er meestal een fysieke verbinding kapot of wordt de boel, zoals hier, via microcode updates uitgeschakeld. Blijkbaar loont het niet om ontwerpen aan te passen. Wellicht was dat in dit geval ook (nog) niet mogelijk (lead time is vrij lang van zo'n ontwerp en wellicht gebruiken de Xeon's een copy paste).

[Reactie gewijzigd door sdk1985 op 22 juli 2024 23:32]

[kidde]

Ja daar heeft u zeker wel een goed punt.
Sowieso is het nuttig dat het ontwerp van de consumenten-core ook gedeeld wordt met servers, en ik denk dat voor hele specifieke gevallen (hyperscalers als Facebook etc) AVX512 / VNNI veel nut heeft.

Net nagezocht en een GPU heeft toch ook weer nadelen ten opzichte van AVX 512. AVX512 is ook slechts enke procenten van het die- oppervlak, dat viel me ook mee.

Ik denk dat de chaos omtrent het combineren van verschillende instructie-sets (of extensies) binnen 1 CPU er een teken van is dat Intel in een razendsnelle overgang zit; en het mooie is omdat Alder Lake zeer goed met AMD kan concurreren, het exporteren van redelijk overbodige niche-servertechnologie als AVX512 naar consumenten-producten minder nodig is. Opleuken van benchmarks is steeds minder nodig voor Intel.

Intel zit op de goede weg, maar de overgang is wel chaotisch.

[MSalters]

wellicht gebruiken de Xeon's een copy paste.

Sapphire Rapids, de nieuwe Xeons, gebruiken inderdaad dezelfde Golden Cove cores als Alder Lake. Daarom heeft Golden Cove dus ook AVX-512 nodig.

Maar omdat Alder Lake geen AVX-52 ondersteunt, hoeft Intel dus ook niet te testen of de AVX512 delen van die chips het doen. Bij Sapphire Rapids worden de AVX-512 delen uiteraard wel getest.

[cnieuweboer]

Ook voor hobbyisten lijkt het me niet handig een CPU te kopen voor een instructieset die officieel niet ondersteund wordt. Vanaf het begin is door Intel aangegeven dat AVX512 niet werkt op Alder Lake. En als die hobbyist daar dan toch voor kiest moet hij (gezien Intel's track record) ook wel weten dat het nogal een gok is.

[Iblies]

Vanaf het begin is door Intel aangegeven dat AVX512 niet werkt op Alder Lake.

Nou nee,

het zit er sws (nog) op, het werkt beter dan verwacht waarbij je betere performance krijgt en ook nog eens zuinigere chip. Geld niet in het algemeen, maar bepaalde software kan er nu al betere profijt van hebben terwijl het officieel niet eens ondersteund met goede drivers. Er zit meer potentieel in.


Intel wil dat je het niet gebruikt en waarschijnlijk zal bij een revisie die stukjes worden uitgeschakeld. Ik vermoed dat er dan enkele lijntjes niet simpelweg niet meer worden gelegd. Een complete lijn aanpassen kan meer (onvoorziene) risico’s met zich meebrengen.

[cnieuweboer]

Bijvoorbeeld hier is door Intel aangegeven dat AVX512 niet werkt op Alder Lake. Waar hebben ze iets anders aangegeven?

[Reactie gewijzigd door cnieuweboer op 22 juli 2024 23:32]

[Iblies]

Is vrij vaak aangegeven en aangetoond dat het aanwezig is op de grotere chips;

https://www.anandtech.com...rings-hybrid-complexity/2

Ze hebben het uitgezet omdat je nooit weet welke chip je gaat gebruiken en op de kleine chip zit het er sws niet op;

Part of the issue of AVX-512 support on Alder Lake was that only the P-cores have the feature in the design, and the E-cores do not. One of the downsides of most operating system design is that when a new program starts, there’s no way to accurately determine which core it will be placed on, or if the code will take a path that includes AVX-512. So if, naively, AVX-512 code was run on a processor that did not understand it, like an E-core, it would cause a critical error, which could cause the system to crash. Experts in the area have pointed out that technically the chip could be designed to catch the error and hand off the thread to the right core, but Intel hasn’t done this here as it adds complexity. By disabling AVX-512 in Alder Lake, it means that both the P-cores and the E-cores have a unified common instruction set, and they can both run all software supported on either.

There was a thought that if Intel were to release a version of Alder Lake with P-cores only, or if a system had all the E-cores disabled, there might be an option to have AVX-512. Intel shot down that concept almost immediately, saying very succinctly that no Alder Lake CPU would support AVX-512.

De vraag zou andersom moeten worden gesteld,
waarom is het nooit op de kleine chip neergezet. Dat is gissen maar met het vermoedelijk potentieel verbruik hebben ze het laten varen.

[cnieuweboer]

Je verward "Intel geeft aan dat X niet werk" met "X werkt niet". Dat AVX512 op Alder Lake kan werken is overduidelijk. Maar dat doet niets af aan het feit dat Intel heeft gezegd dat het niet zou werken. Of dat het niet heel slim is een CPU te kopen voor AVX512 als Intel vooraf heeft gezegd dat het niet werkt, ook al werkt het op dat moment wel.

[robvanwijk]

De vraag was:

is door Intel aangegeven dat AVX512 niet werkt op Alder Lake. Waar hebben ze iets anders aangegeven?

En jouw antwoord eindigt met:

Intel shot down that concept almost immediately, saying very succinctly that no Alder Lake CPU would support AVX-512.

Dat is raar, toch?

De vraag zou andersom moeten worden gesteld, waarom is het nooit op de kleine chip neergezet.

Omdat het veel extra chip-oppervlak kost: als je AVX512-ondersteuning weglaat, dan blijft de core kleiner. Nee, ik heb geen officieel statement waarin Intel dit letterlijk zegt, maar het ligt enorm voor de hand.
Of er daarnaast ook andere redenen zijn (zoals wat het artikel suggereert: meer onderscheid tussen chips voor consumenten en voor servers), kan ik je niet vertellen, dat weet alleen Intel zelf.

[Reactie gewijzigd door robvanwijk op 22 juli 2024 23:32]

[Iblies]

Dan zou je het bij de grotere cores ook hebben weggelaten en ze hebben niet eens de moeite gedaan om het te verhullen 🙂

Het moet een stuk verder in het proces zijn geweest dat ze hebben besloten dat het allemaal net niet werkt en daar mee stoppen. Het huidig concept van groot+klein werkt nog verre van optimaal.

[robvanwijk]

Dan zou je het bij de grotere cores ook hebben weggelaten

Nee, waarom? Het idee van de grote cores is dat ze zo snel mogelijk moeten zijn, ook als dat veel oppervlak en stroom kost. Als ondersteuning van AVX512 de single-thread performance verhoogt, dan is het goed om dat toe te voegen.
Daarnaast is het zeer goed mogelijk dat ze het ontwerp van de P-cores niet alleen in deze chips gebruiken, maar ook in andere modellen. Als die andere modellen (bijvoorbeeld server chips) wel AVX512 nodig hebben, dan zou het goedkoper kunnen zijn om één ontwerp te gebruiken, in plaats van twee ontwerpen te moeten maken (eentje met, eentje zonder AVX512).

Het moet een stuk verder in het proces zijn geweest dat ze hebben besloten dat het allemaal net niet werkt en daar mee stoppen.

Waarom denk je dat!? Alle informatie die ik gezien heb klinkt alsof het vanaf de allereerste aankondiging duidelijk is geweest dat P+E CPUs geen AVX512 zullen ondersteunen.

Het huidig concept van groot+klein werkt nog verre van optimaal.

Ik vond eigenlijk dat het (zeker voor een eerste versie) best netjes werkt. Er lijken (op die DRM-problemen na, maar da's de schuld van de DRM-producent, niet van Intel) geen dingen te zijn die echt niet werken en de performance is veel beter dan ik had verwacht. Ja okee, er zijn nog wat beperkingen (bijvoorbeeld dat beide type cores dezelfde instructieset moeten hebben), maar ik kan me er iets bij voorstellen dat Microsoft eerst een "minimal viable" big/little scheduler maakt en de kat nog even uit de boom kijkt (hoe populair wordt dit; gaat Intel zelf er überhaupt mee door? hoe pakt AMD het aan?) voordat ze er echt voor gaan zitten en alles tot in de kleinste details uitwerken en optimaliseren.

[xorpd]

Rob heeft gelijk, een 512-bit ALU (dubbel uitgevoerd ook nog eens) is alles behalve klein.

[edwinjm]

Wat doet de AVX-512 instructieset? Niet elke tweaker interesseert zich voor de interne werking van CPU's.

Waarom wordt de ondersteuning uitgezet? Wat is er mis mee?

Jammer dat zulke basale informatie in het artikel ontbreekt.

[unreal0]

Een alinia over wat het is mis ik ook inderdaad.

[koelpasta]

https://en.wikipedia.org/wiki/AVX-512

[mrtl]

Jammer, en ik denk dat mensen die dit bewust aanzetten in hun BIOS prima weten wat ze er ervoor krijgen en in moeten leveren. Laat die keuze toch vrij, Intel.

[SRI]

Maar die keuze is (soort van) vrij, tegen een meerprijs. Het lijkt mij er meer op dat het 'unlocken' van AVX-512 een bug was omdat je er de E-cores voor moet uitschakelen. Wellicht gewoon een misser die ze nu herstellen. Zolang ze die processors niet hebben verkocht met 'AVX-512 instructieset beschikbaar' en het dan weghalen lijkt het mij compleet correct wat ze doen.

Als ik een app schrijf verwacht ik ook dat de gebruikers wellicht betalen (met geld of door ads). Als er dan een manier is om dat te omzeilen en ik dat fix in een update is dat toch compleet gerechtvaardigd? Of werk jij wel voor niks?

[Vizzie]

Laatste keer dat ik in de pricewatch keek gaf kon ik geen alder lake cpu bestellen zonder te betalen.

Die cpu is al verkocht en het werkt gewoon dus dit komt wel een beetje flauw over ook al staan ze waarschijnlijk wel in hun recht.

[markg85]

Ik snap het niet helemaal geloof ik...

AVX-512 had de nieuwe superieure instructieset moeten worden, toch?
Intel - heeft wat problemen met AMD bijbenen - introduceert een soort big-little architectuur voor de desktop waar de little cores al geen AVX-512 hebben. Dus dan maar helemaal weg met AVX-512?

En AMD heeft in de volgende generatie (zen 4) juist wel support voor AVX-512?
De rollen worden dan echt volledig omgedraaid waar AMD de beste features en de meeste performance heeft. Leuk Maar snap intel niet helemaal.. Als ze AMD een voorsprong willen geven is dit wel de manier.

[SG]

Nou met 8core AVX512 op low kloks kan je 12core AVX2 bijbenen of net eroverheen gaan. Een 16core wordt lastig. Maar alle moderne intels kunnen AVX2 dus je kan kiezen

[Roel1966]

Ik heb mij niet zo verdiept in AVX-512 dus hoogstwaarschijnlijk ga ik het ook verder niet missen wanneer Intel dit uitschakelt. Vraag mij wel even af in hoeverre moederboardfabrikanten verplicht zijn hier aan mee te werken qua bios update. Kan mij wel zo voorstellen dat het natuurlijk wel een marketing truc kan zijn door ermee te schermen dat AVX-512 wel blijft werken.

Wat ik eigenlijk wel liever zou zien is dat je in plaats van de E-cores uit te schakelen ook andersom de P-cores kan uitschakelen. En dan niet via het bios maar b.v. via energieinstellingen in Windows zodat je dan alleen via de E-cores kan werken. Lijkt mij heel nuttig wanneer je b.v. alleen wat Office dingen doet of aan het surfen bent.

[Moonspring]

Intel idled met een zeer laag energie verbruik. P-cores lekker aan laten staan. Die doen toch maar af en toe een fractie van een seconde iets als je aan t surfen bent.

[Roel1966]

Ik weet het, dat merk je ook wel aan de temps die soms echt laag zijn zoals nu tijdens het surfen. Kamertemperatuur is nu rond 20 graden en de cores nu rond 22 graden zitten ( gemeten met Coretemp ).

[dasiro]

voor de mensen die het zich ook afvragen:

quote: igorslab

If you don’t know what to do with “AVX-512” yet, I’d like to briefly pick you up before we go deeper into the matter. In principle, this is an instruction set that allows the CPU to perform special types of calculations particularly quickly. First integrated on Intel’s high-end desktop platform in 2013 with the “Skylake-X” CPU generation, the feature was most notable for its extremely high power consumption. Power and fuel, you know.

[mterbekke]

Ik lees dit: eigenaren van een Alder Lake CPU icm een Z690 moederbord kunnen door het updaten van de bios de mogelijkheid tot het inschakelen van AVX-512 ondersteuning kwijtraken.

[Cergorach]

Ik lees dit: Mensen die een Alder Lake CPU hebben gekocht om AVX-512 in te schakelen via de workaround zijn (mogelijk) niet heel snugger in the first place, aangezien je daarmee alle E-cores uitzet, de reden waarom je een Alder Lake zou kopen imho...

[uiltje]

Nou ja, ik kan me voorstellen dat ze bepaalde software daarmee beter kunnen laten lopen, om dan de kleinere cores weer aan te zetten voor andere bewerkingen. Met Linux kan ik me zelfs inbeelden dat dat kan zonder reboot / BIOS aanpassingen.

[Cergorach]

Nu zegt intel feitelijk hè jij bent te dom om dit te gebruiken.

Intel zegt dat je te dom bent om het specsheet te bekijken voordat je wat aanschaft... ;-)

Dat iets kan met een product, betekend nog niet dat je dit moet kunnen doen, zeker niet als het niet een gedocumenteerde 'feature' is. Dan moet je niet raar opkijken dat een producent het eruit patched. Je kan er altijd nog voor kiezen om niet te patchen, maar dat lijkt me een heel slecht idee.

Note: Ik heb naar de oude versies van de ark page gekeken en daar stond ook alleen maar AVX2 op.

[Ramon]

Uhuh, snapt de auteur zelf eigenlijk wel waar het over gaat? Ik in ieder geval niet.

[Verwijderd]

Dus omdat jij het niet volgt, weet de auteur het ook niet? Interessante stelling.

[OxWax]

Artikel is bijna word 4 word copy dus dat zou wel eens kunnen.
https://www.tomshardware....s-avx-512-alder-lake-cpus

Wat het is, een instructie set.

Intel® Advanced Vector Extensions 512 (Intel® AVX-512) is a set of new instructions that can accelerate performance for workloads and usages such as scientific simulations, financial analytics, artificial intelligence (AI)/deep learning, 3D modeling and analysis, image and audio/video processing, cryptography and data compression.2

https://en.wikipedia.org/wiki/AVX-512

[Reactie gewijzigd door OxWax op 22 juli 2024 23:32]

[Bliksem B]

Ironisch genoeg gaat AMD vanaf Zen 4 de instructieset wel ondersteunen. (uit jouw link)
Het is trouwens een relatief nieuwe instructie set (2013). Aangezien AMD hem nog niet geïmplementeerd, lijkt het ook nog wel zonder te kunnen.

[DrVic]

Ah, dit stukje Engels had inderdaad wel in het artikel gemogen. Ik dacht dat het iets was als een Audio/Video Extension.

[Verwijderd]

Wat het is, een instructie set.

Staat letterlijk ook in eerste paragraaf van het artikel.

[gast128]

Intel heeft een SIMD instructieset toegevoegd aan hun processors al decennia geleden. Na MMX kwam SSE, SSE2 etc (registers 128 bits breed); AVX en AVX2 (256 bit breed) en AVX-512 (512 bits). Met deze instructieset kunnen bepaalde data bewerkingen parallel per instructie worden uitgevoerd. Met SSE bijvoorbeeld kunnen 4 single precision floating point getallen tegelijkertijd worden opgeteld.

Toepassingsgebieden zijn bv video codecs en image processing. Het is mij niet geheel duidelijk waarom Intel dit uitzet want het heeft een bestaansreden buiten serverplatforms.