StarFive kondigt VisionFive V1-bord met dualcore RISC-V-soc aan voor 150 dollar

StarFive heeft een nieuwe VisionFive V1-singleboardcomputer getoond. Het bord krijgt onder andere een dualcore RISC-V-soc. Het lijkt een vernieuwde versie van de BeagleV-sbc te betreffen, die begin dit jaar werd aangekondigd maar nooit in productie is gegaan.

Het Chinese bedrijf StarFive gaat de VisionFive V1 op 8 december officieel presenteren tijdens een RISC-V-summit in San Francisco, schrijft Duitse techwebsite Heise. Er zijn al specificaties en slides van de singleboardcomputer verschenen. Daaruit blijkt dat de VisionFive V1 beschikt over een StarFive JH7100-soc, die twee SiFive U74 heeft die op 1,5GHz draaien en gebaseerd zijn op de RISC-V-architectuur. Deze cores moeten ongeveer de prestaties van Arm Cortex-A55-kernen leveren.

Verder krijg de VisionFive V1 8GB Lpddr4-geheugen en 2MB L2-cache. De singleboardcomputer krijgt daarnaast een omvang van 100x72mm en krijgt vier USB 3.0-aansluitingen, een gpio-header met 40 pins, een 3,5mm-jack en een MicroSD-kaartlezer. De sbc krijgt ook een HDMI 1.4-aansluiting, een RJ45-connector voor gigabit-ethernet en ondersteuning voor Wi-Fi 4 en Bluetooth 4.2. De VisionFive V1 wordt via USB-C van stroom voorzien.

Het is nog niet bekend wanneer de VisionFive V1 precies uitkomt. Mogelijk kondigt StarFive de releasedatum aan tijdens de RISC-V-summit op 8 december. De slides van het bedrijf melden wel dat de singleboardcomputer 150 dollar gaat kosten. Het bedrijf werkt ook aan een V2-variant, die onder andere een RISC-V-soc met vier cores moet krijgen.

De VisionFive V1 heeft vrijwel exact dezelfde features als de BeagleV, een singleboardcomputer die werd ontwikkeld door seeed en beagleboard.org en een soc van StarFive zou krijgen. Die sbc werd aangekondigd in januari van dit jaar, maar is nooit in grootschalige productie gegaan en werd in juli volledig geschrapt. StarFive gaf toen al aan dat het bedrijf werkt aan een ander RISC-V-ontwikkelbord. Mogelijk betreft dat de VisionFive V1. Of deze sbc uiteindelijk wel in productie gaat, moet nog blijken.

Bronnen: StarFive-website en slides RISC-V-summit

Reacties (35)

[10011]

Is de gekozen video implementatie aan te sturen met een voledige opensource driver inclusief alle encoder en decoder stream opties?

[Xander2]

Dat gaat nog wel even duren...

WIP, https://lore.kernel.org/all/20211112092238.GA27562@kadam/T/

[readefries]

Ik ben wel benieuwd hoe de performance is vergeleken met Odroid.

[feico.de.boer]

Voor dat geld koop ik liever een Raspberry pi 4 met 8GB. Tenminste, als er nog een te vinden is.

[icecreamfarmer]

Koop een thinclient van Marktplaats. Veel krachtiger en minder gezeur.

[matty___]

Daar gaat het toch niet om. Je wilt iets met een riscv. Niet omdat het handig is of beter werkt.

[feico.de.boer]

Ik zie in dit geval geen toegevoegde waarde van de processor variant. Dan liever iets bekends.

[matty___]

In tegenstelling tot arm en x86 is het opensource en ben je niet afhankelijk van een bedrijf.

[janbaarda]

Dat geld vooral voor massaproductie. Nu strijken o.a. Intel en Arm miljarden op, alleen al voor de ISA specificatie (niet eens voor de chip, ARM is fab less).

De ISA voor RISC-V is gratis te gebruiken. Dit tikt aan als je er miljoenen van maakt. Bovendien is de ISA makkelijk aan te passen voor specifiek gebruik, zoals o.a. WD voor aansturing van diskdrives. Gezien dit financieel voordeel alleen al kun je er gevoegelijk van uitgaan dat een groot deel van de embedded, IoT's, cpu's met RISC-V zullen worden uitgevoerd.

Als laatste natuurlijk het grote voordeel dat ISA cpu's' geen embargo van de VS kunnen krijgen.

[fastedje]

De open ISA is ook weer een achilleshiel: er zullen CPUs en SOCs op de markt komen die niet 100% compatibel zijn waardoor software veel minder portable wordt

[janbaarda]

De RISC-V organisatie heeft een basis set vastgelegd waar elke ISA, die zich RISC-V noemt, aan moet voldoen. Daarnaast zijn uitbreidingen gedefinieerd voor o.a. vector berekeningen.
Doordat OS voor RISC-V worden aangepast (Debian heeft al een linux versie) is het niet voordelig om voor algemeen gebruik af te wijken van de standaard. Voor specifieke toepassingen kan het daarentegen technische voordelen bieden om minimaal te voldoen + een eigen aanvulling.

[MSalters]

Fastedje noemt een reeël risico. De ISA van een moderne CPU is behoorlijk complex, met name met multi-core CPU's. Het is niet alleen een kwestie van wat instruct X doet, maar ook hoe instructie X op core 0 invloed heeft op instructie Y op core 1. Voor simpele instructies is het antwoord "niet", en dat zal wel goed gaan, maar op het moment dat het OS page tables aan het updaten is heb je grotere zorgen. Is de spec gedetailleerd genoeg om dat soort problemen te vinden?

Dat is meer dan theoretisch. We hebben aan Spectre gezien dat zelfs Intel er moeite mee heeft. Een kleine licentie-nemer van RiscV zal er alleen maar meer moeite mee hebben.

[matty___]

Anders google je het zelf even.

[batjes]

De Europese Unie is ook gezamelijk een eigen CPU aan het ontwikkelen op basis van RISC-V. Er is zeker een toegevoegde waarde om van X86 en ARM af te komen.

Tweakers bericht er niet over, behalve in een PLUS artikel Maar elke poep of scheet uit China omtremt de ontwikkeling op RISC-V komt hier wel open en bloot op de frontpage.

[Reactie gewijzigd door batjes op 22 juli 2024 15:57]

[jbhc]

Heb je dan ook een link?

[Loggedinasroot]

https://www.european-processor-initiative.eu/

[SuperDre]

Maar waarom zou je van x86 of ARM af willen komen? Zelf vind ik dat we niet teveel variatie moeten hebben, zelfs in die x86/ARM variatie is er al veel te veel. En de afhankelijkheid valt allemaal best mee. Opensource betekent niet echt heel veel, zeker omdat bij moderne CPU's/GPU's je ook nogal te maken hebt met patenten en die zijn vaak genoeg erg lastig te omzeilen.

[batjes]

Afhankelijkheid van anderen. X86 is van de VS en ARM is (nog) van het VK, c.q. Japan, straks allicht ook de VS.

Als EPI zelf een deftige op open source gebaseerde RISC-V neer kan zetten, kunnen we de afhankelijkheid mooi bij de EU houden. We zijn overigens best goed op weg en lopen hiermee voor op de Chinezen en Amerikanen, EPI heeft al dev sample boardjes.

[Exitz]

Dpg media houd van plusjes

[mikat]

Het is een dev board, bedoeld voor software ontwikkelaars die software voor risc-v willen schrijven of testen.

[matty___]

Nee kennelijk snap je het niet. Er zijn gewoon amper dev boards in die prijs range.

[thomas1907]

Hij ziet er echt nergens uit zoals de pi, alleen de vorm is ongeveer hetzelfde.

[synoniem]

Voor de toepassingen waar ik een Pi voor gebruik is dat krachtig genoeg en verbruikt ook nog eens weinig.
Maar gezien de situatie dat ARM mogelijk niet meer zo gemakkelijk in licentie genomen kan worden zijn de ontwikkelingen van RISC-V wel van belang voor low power toepassingen. Het enige is dat $ 150 voor alleen het bordje niet heel goedkoop is te noemen.

[sympa]

Dit is het begin, een development kit. Als dit massamarkt wordt net als de Pi zal de prijs een stuk omlaag gaan.
(Er is een ESP32 met RiscV zelfs, maar wel een langzame/kleine).

[Reactie gewijzigd door sympa op 22 juli 2024 15:57]

[stardebris]

En bulky, en outdated meestal en totaal niet energie zuinig voor wat de meeste mensen doen met een single board computer.

[icecreamfarmer]

Mijn HP thinclient is vele malen krachtiger en stabieler dan de pi 3b die ik had en verbruikt net zoveel.
Plus was de helft goedkoper dan een pi4.

[SuperDre]

uhh, ik zie alleen maar HP thinclients staan die 100+ zijn..

[icecreamfarmer]

Ik heb de mijne voor €50 gekocht. Vaak komen ze af van scholengemeenschappen of huisartsenpraktijken.

[SuperDre]

Oh, 2e hands dus.. tja, daar begin ik niet aan.

[icecreamfarmer]

Ik normaliter ook niet maar dit is zoveel beter en qua prijs kwaliteit onevenaarbaar.

[stardebris]

Je vergelijken is begrijpelijk maar je moet natuurlijk wel kijken dat je een nieuw product aan het vergelijken bent met een 2e hands product. Ik kan ook voor een fractie van de prijs een raspberry kopen.

[ToolBee]

Ouwe Playstation!
https://en.wikipedia.org/...ral_processing_unit_(CPU)