Line-up van Intel 600-serie chipsets voor moederborden verschijnt in drivers

De volledige line-up van Intels 600-serie chipsets voor Alder Lake-processors is verschenen in driversoftware van Intel. In totaal komen er elf verschillende chipsets, inclusief enkele chipsets voor workstations.

Verwijzingen naar de chipsets verschenen in chipsetdriver 10.1.18836.8283 van Intel, merkte Twitter-gebruiker 9550pro op. De drivers noemen onder andere de komst van een X699-chipset, vermoedelijk voor processors in het hedt-segment.

Het is niet duidelijk voor welke cpu-serie die X699-chipset bedoeld zou zijn. Intel komt in het tweede kwartaal van 2022 naar verwachting met Sapphire Rapids-X-hedt-processors, hoewel er eerder geruchten rondgingen dat deze cpu's zouden werken met een W790-chipset. Het is ook mogelijk dat Intel met verschillende soorten chipsets komt voor Sapphire Rapids-processors. Dit is echter nog niet officieel bevestigd.

De driver noemt verder verschillende Intel 600-chipsets, waaronder de verwachte Z690-, H670-, B660- en H610-modellen. De driver noemt ook W-serie chipsets voor workstations, Q-serie chipsets voor bedrijven en enterprise, en enkele chipsets met een E-achtervoegsel. VideoCardz speculeert dat chipsets met zo'n E-suffix bedoeld zijn voor laptops. Het is ook mogelijk dat E-chipsets bedoeld zijn voor embedded applicaties, merkt ook Twitter-gebruiker en leaker harukaze5719 op.

De Intel 600-chipsets zijn bedoeld voor moederborden met socket-LGA1700. De eerste hiervan worden later dit jaar geïntroduceerd, samen met Intels Alder Lake-processors. Deze cpu's krijgen een 'hybride' architectuur met verschillende snelle en zuinige cores en ondersteuning voor PCIe 5.0 en DDR5. Intel deelde onlangs details over deze cpu's en Tweakers schreef hierover een uitgebreide preview.

Intel 600-chipsets
Serie	Enthusiast	Workstation/business	Mainstream	Laptop(?)
Chipset	X699 (hedt?) Z690	W685 W680 Q670	H670 B660 H610	Q670E R680E H610E

Afbeelding via 9550pro op Twitter

Reacties (23)

[Umbrah]

Intel HEDT... Wauw, x299 was al oud sinds de eerste threadrippers. Ik heb daar eigenlijk wel moeite mee want zelfs 10th gen x299 cpu's zijn feitelijk rebranderd 6th gens, wat natuurlijk mega verwarrend is, vooral omdat Intel op het x90 desktop platform zo absurd veel sneller is geworden... De hele use case was altijd veel cores en veel connectiviteit met extra geheugen bandbreedte. Cores heeft de desktop al ingehaald met bovendien bijna 35% meer performance/core, en eigenlijk is de rest van de use case voor x299 te zwak in vergelijking met threadripper.

Vanzelfsprekend is threadripper nu ook duurder, concurrentie op de HEDT markt zou zeer welkom zijn! Intel heeft nu al een paar jaar effectief niets.

[GewoonWatSpulle]

Het is dan ook een soort server lite hardware voor die enkele enthousiasteling of échte high-end user, voor de rest volstaat elke paar jaar een behoorlijk high-end Intel xx700 of AMD x800 te kopen dan krijg je na enkele jaren al meer power terug dan het prijsverschil met een duurdere HEDT oplossing. Maar goed de mensen die dat nodig hebben (achten) kopen het wel, want use-case.

[Umbrah]

Ik zou persoonlijk direct naar x570 of z490 (of opvolgers) overstappen zodra de cpu's meer dan slechts 24 PCI lanes zouden hebben. Ik gebruik momenteel al 20 voor SSDs, en daarvan vaak 16+ max out (hoewel ik nog 3.0 drives gebruik maar meer bandbreedte = beter), en dan de GPU ook max uit. Tot die tijd ben ik blij met m'n 3960x, even veel performance/core als de desktop cores. Threadripper heeft alleen nog geen 5000 series cpu's, maar 3000 is gelukkig geen compromis gebleken als je meer doet dan alleen werk.

[ocf81]

Voor mij hetzelfde. In het verleden voor SLI/CF en tegenwoordig voor storage. Ik denk dat de standaard chipsets best 12-16 lanes extra zouden kunnen gebruiken nu PCI-e voor storage de belangrijkste interface aan het worden is.

[Dennism]

Chipsets hebben die lanes vaak al (Tot 11th gen liepen zelfs alle SSD's op Intels consumenten platform via de chipset), echter lopen die dan wel via de link tussen chipset en cpu, waardoor je niet de maximale performance eruit kan halen, immers is de snelheid van die link in de regel te vergelijken met 4x PCIE 3.0 (eigenlijk alles voor X570 (AMD) en Z590 (Intel), deze laatste 2 consumenten chipsets hebben bandbreedte gelijk aan 4x PCIE 4.0 tussen cpu en chipset. Maar een Intel Z590 chipset heeft bijvoorbeeld 24 PCIE3.0 lanes die een moederbord fabrikant kan gebruiken voor bijvoorbeeld extra storage mogelijkheden.

Vaak is die maximale performance niet heel belangrijk (ik heb bijv. een PCIE4.0 980 Pro, maar geen enkele van mijn workloads benut die SSD volledig tot nu toe), maar voor sommige workloads natuurlijk wel, en daar zal Umbrah verwacht ik op doelen.

[Reactie gewijzigd door Dennism op 30 juli 2024 15:09]

[ocf81]

Daar ben ik mij van bewust. Het zou dan beter zijn om de bus tussen CPU en chipset een stuk breder te maken zodat dit minder snel een bottleneck zou zijn. Er moeten dus sowieso meer lanes bij aan de kant van de CPU.

[Reactie gewijzigd door ocf81 op 30 juli 2024 15:09]

[Dennism]

Dat zou ik dan weer vrij nutteloos vinden, immers die bus 'breder' maken, kost in principe meer* dan extra PCIE lanes direct aan de cpu hangen en dat laatste zou altijd mijn voorkeur hebben eigenlijk.

Dan zie ik eigenlijk het liefst de chipset helemaal verdwijnen en alles naar de CPU gaat. Zoals je bijv. ook bij Epyc ziet. Intel lijkt daar ook al een beetje op voor te bereiden door steeds meer zaken in de cpu op te nemen in toekomstige producten die nu nog via de chipset lopen.

Verder denk ik dat het vooral een kosten aspect is, voor zover ik het begrijp is het relatief duur om veel PCIE lanes toe te passen in een PCB, zeker bij PCIE4.0. Iets dat voor (zakelijk) workstation gebruik minder snel van belang is, maar op een consumenten platform zal dit al snel redelijk zwaar wegen, zeker in de goedkopere segmenten.

* Meer PCIE lanes direct aan de cpu kost alleen wat die size op de cpu, terwijl de link verbreden tussen cpu en chipset zowel op de cpu als op de chipset extra ruimte inneemt. Nu zal dat verwacht ik niet heel veel zijn, maar bij chips is iedere vierkante millimeter die je kan besparen of ergens anders voor inzetten er 1.

[Reactie gewijzigd door Dennism op 30 juli 2024 15:09]

[ocf81]

Als alles op de CPU moet draaien is er geen plek meer voor de low end moederborden. Dan is er niks waarop je een moederbord nog kan differentiëren tenzij je een gebruiker willens en wetens tekort wil doen voor een paar centen.
De X-lijn van AMD biedt nu wel meer storage, maar helaas gaat dat allemaal over een supersmal kanaaltje van 4 lanes naar de CPU.
Storage kan prima aan de chipset, mits de bandbreedte met de CPU er is. Wellicht kunnen ze in de toekomst meer lanes op de CPU aanbieden en dan chipsets maken die een paar extra lanes van de CPU snoepen om dat mogelijk te maken.

[Dennism]

Storage kan prima aan de chipset, mits de bandbreedte met de CPU er is. Wellicht kunnen ze in de toekomst meer lanes op de CPU aanbieden en dan chipsets maken die een paar extra lanes van de CPU snoepen om dat mogelijk te maken.

Ik mis hier alleen de logica een beetje. Pak bijv. een AMD X570 chipset.

Deze praat met de cpu over een PCIE4.0 x4 link. Zie bijgaand blockdiagram:

https://www.gamersnexus.n...chipset-block-diagram.jpg

Stel dat je dat je link wil uitbreiden naar PCIE4 x8, dan moet je 4 extra lanes aan de cpu toevoegen, 4 extra lanes aan de chipset toevoegen en dan heb je nog geen enkele daadwerkelijke functionaliteit voor de gebruiker toegevoegd, maar wel kosten gemaakt.

Ik zie geen enkel scenario waarin die bus breder maker een technisch beter product gaat opleveren ten opzichte van simpelweg die 4 (of zelfs nog meer) lanes 'vrij besteedbaar' toevoegen aan de cpu buiten de chipset om. Een oplossing via de chipset zal eigenlijk in alle gevallen duurder zijn (want meer die space nodig, meer koperbanen in het PCB e.d.) en praktisch gezien altijd een minder flexibel product opleveren.

[ocf81]

Wat is er zo lastig aan te begrijpen? Als je het aantal lanes op de CPU sowieso vergroot naar ~48 en je dan een chipset daar 16 van laat afsnoepen voor IO en misschien een extra slot, dan heb je genoeg bandbreedte voor. Als je de lanes niet voor de chipset gebruikt kan je ze in een extra slot proppen. Met 4 lanes gaat de chipset dat niet goed trekken. Als je alles via de CPU doet, zoals bij EPYC, dan heb je nul ruimte voor differentiatie van moederborden. Wat mij betreft is het een goede middenweg tussen flexibiliteit en prestaties terwijl je voor de low end dan toch nog iets goedkopers kan aanbieden.

[Dennism]

Als je alles via de CPU doet, zoals bij EPYC, dan heb je nul ruimte voor differentiatie van moederborden

Dat is natuurlijk onzin, wat jij als 'oplossing' ziet maakt moederborden alleen maar complexen en duurder.

Stel dat je alles via de cpu aanbied en de chipset weg laat (wat een enorme kosten besparing kan zijn, dus juist belangrijk voor budget bordjes).

Nu gebruiken we even jouw voorbeeld van een denkbeeldige consumenten cpu met 48 lanes en een 2de voorbeeld waarbij de cpu 20 lanes heeft (zoals nu) en dan 16 lanes voor chipsetcommunicatie.

Heb je de cpu met 48 lanes en geen chipset kan je juist de moederborden zo goedkoop (of duur maken als je wil).

Je kan immers een supergoedkoop bordje uitbrengen met alleen een x16 slot en een enkel x4 M.2 slot en de andere lanes gebruik je simpelweg niet, terwijl je aan de andere kant ook een super luxe bord kan uitbrengen met meerdere PCIE sloten, denk aan x16 / 16x / x4 of x16 / x8 / x8 / x4 (of een combinatie hiervan) met ook nog eens 3x een x4 M.2 slot. En alle mogelijke varianten hier tussen in. Juist wanneer je niet gebonden bent aan een chipset ben je als moederbord fabrikant enorm flexibel en kan je extreem goed differentiëren qua moederbord uitrusting.

Verder vervalt het differentiëren op andere gebieden natuurlijk ook niet, naast bovenstaande kan je nog steeds concurreren op de Phy's gebruikt voor (meerdere) nics, wel of geen thunderbolt, het aantal USB aansluitingen, de gebruikte VRM's, de aanwezigheid van RGB (helaas) en alle andere zaken die je momenteel ook op moederborden ziet.

Terwijl als je het voorbeeld gebruikt van 20 cpu lanes en 16 lanes voor chipset communicatie je een enorm duur PCB krijgt, want je moet 16 extra lanes kwijt aan koperbanen, je hebt een chipset nodig (een van de duurste componenten op een moederbord) en je bent minder flexibel dan in bovenstaand voorbeeld. Meer lanes voor chipset communicatie gaat goedkopere moederborden alleen maar duurder maken.

[Reactie gewijzigd door Dennism op 30 juli 2024 15:09]

[ocf81]

Ik zeg dat het aantal lanes voor de chipset flexibel moet worden. Dat lijk je steeds in de wind te slaan. Waarom?

[Dennism]

Dat sla ik niet in de wind, chipset lanes zijn echter al flexibel (zowel bij Intel als AMD) en daar was ik dus ook al vanuit gegaan. Echter is het aantal lanes dat de chipset aanbied niet heel interessant. Immers een Intel chipset bied momenteel al 24 flexibele lanes aan. Het probleem is de link tussen cpu en chipset, die is nu x4 (PICE 3 of PCIE4), dat verhogen gaat moederborden altijd duurder maken (zeker in de low end) dan wanneer je simpelweg van chipsets afstapt en je daardoor minder complexe moederborden dat dat je nu ziet kan maken, terwijl je bij alle lanes via de cpu ook nog eens veel flexibeler bent.

Die link kan je best flexibel maken (zeg het blijft x4 op budget zoals nu) en op highend gaat dat naar x16 bijvoorbeeld, echter brengt dat dan alsnog geen enkel voordeel t.o.v. de link gelijk houden en simpelweg extra cpu lanes aanbieden of, naar mijn mening nog beter, gewoon afstappen van chipsets en alles op de SoC.

[ocf81]

Met chipset lanes bedoel ik de link tussen CPU en chipset, en indien de chipset ze niet gebruikt beschikbaar stellen voor andere doeleinden. Dat biedt wel degelijk voordelen voor de high end omdat je die met een hefboom kan inzetten. Dat kan niet bij directe lanes.

[Reactie gewijzigd door ocf81 op 30 juli 2024 15:09]

[Dennism]

Misschien dat daar dan een deel van de verwarring in de discussie in zit, normaliter wordt met chipset lanes immers het aantal PCIE lanes bedoel dat via de chipset ontsloten wordt en dus door de gebruiker te gebruiken zijn en niet de lanes die gebruikt worden voor communicatie tussen chipset en cpu.

[SubSpace]

Zo onlogisch vind ik het niet per se klinken, maar alleen als je minstens 4 M.2 slots via de chipset laat lopen, waarvan je er dan twee tegelijk (vrijwel) ten volle kan benutten. Heb je twee slots rechtstreeks op CPU, dan is de bandbreedte beperkt als je dezelfde combinatie van twee SSDs aanspreekt, terwijl je lanes voor je tweede CPU-verbonden M.2 slot staan te niksen.

Lijkt me dus alleen interessant voor moederborden gericht op veel M.2 slots.

[Umbrah]

Ik zie liever die chipset in z'n geheel verdwijnen. Het is al jaren een steeds meer rudimentair stukje substraat aan het worden, vanaf het moment dat de geheugencontroller van Northbridge naar CPU ging. Heel veel zaken als networking, USB, S-ATA, en PCIe zitten al in de CPU, en in sommige gevallen zelfs een volledige GPU met alle zaken er omheen. Het moederbord is voor veel zaken steeds meer een poorten-hub + signaling lane/VRM; en dat mag het wat mij betreft wel meer worden. Eenvoudigere voltage regulatie, upgradebaarheid van 'features', en de mogelijkheid om directer te zijn. Een CPU PCIe lane is niet alleen sneller, namelijk, maar ook directer; en kan eenvoudiger met andere lanes op dezelfde controller praten. Op het moment dat we o.a. naar DirectStorage gaan, dan denk ik dat je profijt hebt van devices aan dezelfde controller; GPU > CPU > PCH > Storage is nog altijd trager dan GPU > Storage; ook zaken als BAR werken alleen als het device zo dicht mogelijk bij memory/logic staat. De bandbreedte wordt steeds lastiger te verhogen tussen chipset/CPU, maar tegelijkertijd steeds belangrijker. Laat die controller maar als een die/extra substraatstuk op de CPU verschijnen...

[ocf81]

Het zou kunnen en ik ben ook niet faliekant tegen, maar ik heb wel zo mijn bedenkingen als het om kosten voor de low end gaat. In het geval van alles via de CPU heb je dus, net als bij EPYC, alleen maar dure moederborden. De enige oplossing zou dan zijn om CPU SKU's te maken met minder lanes etc. Een beetje zoals de eerste LGA 2066 CPU's, waarbij de low end 2066 CPU's ervoor zorgden dat je veel minder met je X299 moederbord kon dan bij de high end CPU's. Dat vond ik persoonlijk een tamelijk verwarrende situatie die ik liever niet terugzie. Liever een X/Z (AMD/Intel) chipset die gewoon echt high end is en een B-chipset als bovenkant van de mainstream en dan misschien een AMD eqiuvalent voor de Q chipset als low end mainstream en een Intel evenknie voor wat de A-serie doet bij AMD.

De HEDT aanpak van AMD is aan het vervagen met de workstation markt. ik zou dat graag weer anders zien, zoals het een paar jaar geleden was en ik hoop dat Intel daar voor kan zorgen.

[Reactie gewijzigd door ocf81 op 30 juli 2024 15:09]

[Umbrah]

Mwoah, denk dat op consumenten niveau het aantal lanes inderdaad nog steeds laag kan zijn, maar dat het bord nog steeds de hele chipset kan vervangen. Ik denk eerder dat bij een gelijk aantal lanes, het bord juist goedkoper wordt.

Wat borden duur maakt is doorgaans kwaliteit. Componenten als VRM spelen een factor, maar ook de signaling integrity van PCIe is een niet geringen kostenpost. De hoeveelheid pinnen op een klein plekje voor nieuwere USB standaarden (19 in USB-C) en Thunderbolt zijn ook niet misselijk qua kosten: veel USB-C kabels worden met de hand gemaakt.

Goedkope borden blijven bestaan, maar ik denk dat als je consumenten sockets inderdaad van minder lanes zal voorzien zoals nu, dat die borden juist goedkoper worden als je de chipset kan weglaten; je zal echter wel wat kosten besparen op voeding (boost clock door goeie VRM), en signaling (optionele poorten weglaten zoals full-speed type-C connectors, en misschien PCIe 3.0 bekabeling). Denk dat ze eerder nóg goedkoper kunnen worden. Immers heeft budget doorgaans ook minder storage aansluiting nodig.

[Iblies]

Intel heeft nu al een paar jaar effectief niets.

Al klopt het natuurlijk niet, maar gechargeerd kan de stelling wel in bepaalde settings.


Het is een klacht die al best lang gaat,
wie begrijpt nog wat Intel verkoopt?? Elke keer is het maar een minieme aanpassing wat als een compleet nieuw product wordt gepresenteerd maar de performance blijft toch echt achter van wat wordt verwacht en welke vooruitgangen concurrenten boeken.

Wat irriteert is dat de marketing-afdeling daarbij nog eens volle toeren draait en daar ook redelijk in slaagt;
https://www.forbes.com/si...s-all-markets-at-ces-2021

editors pick
Intel Launches Powerful Salvo Of New Products Across All Markets At CES 2021

Forbes is niet een kleintje,
maar als ze zo schaamteloos een persbericht kopiëren en laten staan terwijl het technisch gezien compleet inhoudsloos is, dan vertrouw ik er niet op dat op midden korte termijn (cq 2022) iets serieuze van Intel kunnen verwachten.

[lilmonkey]

Forbes is niet een kleintje

Forbes is sinds ze in 2013 uitgekocht zijn door een of andere Hong Kongse investeerder niet meer serieus te nemen. Nog net geen tabloid nu.

[Dennism]

Welke generaties bedoel je hier precies, 6th Gen HEDT (o.a. 6900K, op socket X99) is Broadwell gebaseerd, daar zitten toch echt flinke verschillen in met de op Skylake-X gebaseerde 7th en 9th gens (op socket X299). 10th gen (Cascade Lake-X) is inderdaad grotendeels gebaseerd op Skylake-X, maar een volledige 1 op 1 rebrand is het niet, zo zijn er meer AVX512 instructies beschikbaar, is er 'in silicon' beveiliging voor bepaalde meltdown / spectre varianten, een licht aangepaste memory controller en nog wat kleine dingetjes.

Geen grote verschillen, maar ook geen 1 op 1 rebrand.

[goarilla]

Ik moet wel zeggen dat de generaties wel heel snel op elkaar volgen zowel bij Intel als AMD en dat dat alleen maar verwarrend is: Waarom is er een Ryzen Pro ? Waarom is de 4000 serie er ? En waarom zijn alle generaties in webshops op hetzelfde moment aan te kopen ? Zucht ...