Intel introduceert transistorarchitectuur RibbonFET voor gebruik vanaf 2024

Intel introduceert met RibbonFET een nieuwe transistorarchitectuur, die de fabrikant vanaf 2024 wil gebruiken bij zijn Intel 20A-procedé. Het is Intels implementatie van een gate-all-aroundtransistor. Ook gaat Intel chips via de onderkant van stroom voorzien.

Intel presenteert RibbonFET als de opvolger van finfet-transistors die in huidige nodes worden gebruikt. Vanaf 2024 gaat Intel de nieuwe transistorarchitectuur gebruiken voor zijn Intel 20A-node. Die naam geeft Intel aan zijn '2nm'-procedé. Volgens Intel zijn de nieuwe transistors kleiner en sneller te schakelen, wat moet leiden tot betere prestaties.

RibbonFET is de naam die Intel geeft aan zijn visie op de gate-all-aroundtransistor. Ook andere chipfabrikanten werken aan dergelijke gaa-transistors als opvolger voor de finfet. Eind 2019 presenteerde Samsung zijn gaa-transistorontwerp voor 3nm-chips. IBM maakte eerder dit jaar bekend 2nm-chiptechnologie te ontwikkelen met gaa-transistors.

Samsung wil zijn gaa-transistors vanaf 2022 gebruiken in zijn 3nm-node. TSMC zal naar verwachting gaa-transistors inzetten bij zijn 2nm-node, die verwacht wordt eind 2023. De Taiwanese chipfabrikant maakte vorig jaar bekend dat al zijn toekomstige nodes tot 3nm nog finfet-transistors gebruiken.

PowerVia

Intel gaat RibbonFET combineren met PowerVia. Dat is de naam die Intel geeft aan een techniek om chips vanaf de onderkant van stroom te voorzien. Traditioneel gebeurt dat met een laag bovenop de transistors. Door chips vanaf de onderkant te voorzien van stroom, lekt er volgens Intel minder stroom en is het mogelijk om chips met een hogere kloksnelheid te maken.

Om de chips vanaf de onderkant van stroom te voorzien, wil Intel nano through silicon via's gebruiken. Volgens Intel zijn die tot 500 keer kleiner dan tsv's in huidige chipontwerpen. Volgens Intel zijn wafers efficiënter te ontwerpen met de PowerVia-technologie, omdat de onderste laag dan kan worden ingezet voor de stroomtoevoer en de bovenste laag voor de transistors.

Processors met RibbonFET en PowerVia komen op zijn vroegst in 2024 uit. Intel zegt in de eerste helft van dat jaar te beginnen met die technieken en in de tweede helft moet de productie op gang komen. Dat kan betekenen dat daadwerkelijke productintroducties langer duren. Intel heeft nog niet bekendgemaakt in welke processors het de technieken gaat gebruiken. Qualcomm heeft al wel te kennen gegeven chips te zullen laten maken door Intel op het Intel 20A-procedé, dat de nieuwe technieken gebruikt.

Reacties (15)

[Countess]

Dit is toch het zelfde als wat samsung vorig jaar al liet zien?

Ja, nanosheet noemt samsung het.of MBCFET en de presentatie ervan is al weer uit 2019.

https://electronics360.gl...around-process-technology

[kidde]

Ja, volgens Tweakers Translate:

Intel -> TSMC / Samsung

Trigate___ -> FinFET
RibbonFET -> GaAFET, MCBFET, Nanosheets (laatste verwijst naar productie-techniek).
PowerVIA__-> Burried power rail
EMIB ____ --> Actieve interposer; oud nieuws want gebruikt Xilinx (op TMSC) al sinds 2012.
Foveros ___--> SoIC WOW (TSMC)

[Reactie gewijzigd door kidde op 22 juli 2024 22:23]

[NoobishPro]

Klinkt als een behoorlijke gamechanger.

Wel vraag ik me af; Waarom doen wij dit "nu pas"?

Ik begrijp dat we heel veel zaken kleiner hebben gemaakt de laatste jaren en dat we nieuwe manieren moeten vinden om CPU's vorm te geven, gezien de steeds kleinere jumps in transistor sizes en ga zo maar door, maar, waarom hebben we dit soort vooruitgangen niet al toegepast op eerdere processortypes toen we nog veel grotere transistor sizes hadden?

Iets als 'PowerVia' klinkt bijvoorbeeld enorm simpel. Ook truukjes zoals ze bij die laatste processor hebben uitgevoerd door de metalen plaat op de dye gewoon dunner te maken voor betere koeling. Waarom wachten deze dingen altijd tot de concurrentie dreigen wordt?

Of was deze techniek nou écht niet mogelijk vóór de huidige technologische tijd? Wat hield "RibbonFet" tot nu toe tegen?

[Loller1]

Omdat het helemaal niet zo simpel is. Ook, het feit dat het bestaat wilt nog niet zeggen dat het kostenefficiënt is. Leuk als Intel dit jaren geleden al had en in Core i7's ofzo had kunnen steken, maar denk niet dat consumenten en OEMs erom staan te springen om duizenden euro's te betalen voor een CPU. Wat de reden hier voor is in dit geval weet ik niet, maar er zijn zat valide redenen te bedenken.

[vanaalten]

Elke verbetering heeft een kostenplaatje. Die 'ribbonfet' is een leuke uitvinding, maar volgens mij kost zo'n stapel van 5 'ribbons' ook gewoon vijf depositie/ets stappen, dus de machines die honderden miljoenen per stuk kosten zijn gewoon een stuk langer bezet per wafer. Dat is nodig als we die hele kleine transistoren willen maken, dus vooruit dan maar.

[Wouter Tinus]

> Waarom hebben we dit soort vooruitgangen niet al toegepast op eerdere processortypes toen we nog veel grotere transistor sizes hadden?

Vooral omdat het complexer en dus duurder is, zowel om te ontwikkelen als in productie. Voorheen wogen de kosten gewoon niet op tegen de baten: op grotere schaal en lagere snelheid hebben transistors bijvoorbeeld veel minder last van lekstroom. Ongetwijfeld zijn er ook technische sprongen gemaakt om massaproductie van dit soort structuren mogelijk te maken, maar de investering om die sprongen te maken komt pas echt los als er een business case gemaakt kan worden waarom het oude en simpele manier niet meer verder opgerekt kan worden.

Intel heeft historisch gezien altijd langer gewacht met het invoeren van extra complexiteit in haar processen dan andere fabrikanten (bijv. nieuwe materialen en extra lagen), omdat ze die achterstand konden goedmaken door nauwe samenwerking met de ontwerpteams en schaalvoordelen, maar uiteindelijk vecht iedereen tegen dezelfde natuurkundige wetten en wordt het noodzakelijk om de volgende stap te maken.

[Reactie gewijzigd door Wouter Tinus op 22 juli 2024 22:23]

[cold_as_ijs]

Ja en nee. De markt zit gewoon vast aan de wet van Moore. Dit is eigenlijk het gevolg van de investeringskosten in de hele keten waardoor iedereen die wet van Moore moet blijven volgen. BV ASML gaat niet miljarden investeren om een Node 2 jaar naar voren te halen waardoor de verkopen van machines voor de huidige node niet meer verkocht worden. En niet alleen ASML moet zijn machines verbeteren voor de volgende node. Zelfde met de fabrikanten, die gaan niet een node overslaan voordat ze verdient hebben aan de huidige node. Dit geeft ze ook de mogelijkheid om hun chips evolutionair te ontwikkelen ipv revolutionair en daarbij ook hun proces zo te optimaliseren zodat ze ook goede yields en dus genoeg winst kunnen maken.

[rjmno1]

Amd heeft ze gedwongen om verbeterde techniek te gaan gebruiken aldus de ingenieurs van intel.
Vroeger hadden ze de techniek nog niet om iets te maken wat ze nu wel kunnen.

[kidde]

RibbonFET is gewoon een FinFET, waarbij de vin dus een horizontale vin is, die geometrisch gezien in reepjes gesneden wordt. Zeg maar een rechtopstaande muur met horizontale sleuven.

Dus bij een platte processor (planar) is er geen vin / muur om in reepjes te snijden!

Verder kost alles tijd en geld om te ontwikkelen; iets dat je niet nodig hebt ga je niet ontwikkelen.
Iets dat je niet in 1 maand kan ontwikkelen; ontwikkel je dus ook niet in een maand.

Het fabriceren van een wafer duurt ca. 3 maanden; afhanelijk van of het multi-patterning is.

Stel; je wil even een testchip maken; want je wil Intel 10nm doen.

OK, na 3 maanden klaar; testen: Net niet! Geometrie niet goed. Proces wijzigen, alles doorrekenen, simuleren; productie aanpassen; weer drie maanden verden.

Ding weer maken, weer 3 maanden verden.

He toch, onwerp is niet goed! Lijntjes zitten te dicht op elkaar.

Overnieuw ontwerpen, EDA simuleren, weer maand verden.

Nieuwe proto-run starten, na 3 maanden: OK, lijkt te werken. Massa productie starten.

Maar helaas, het blijkt dat in massa-productie, de afkeur 50% is. Wat nu?

Weer een proceswijziging. En dan blijkt, dat als gevolg daarvan het ontwerp ook weer gewijzigd moet worden.

Weer 5 maanden verden.

OK, nu is het klaar; nieuwe test inzetten, na 3 maanden resultaat: Nu is het goed.

Oh he toch, concurrent is al een node verder; wat kunnen we op korte termijn optimaliseren?

OK, het oorspronkelijke Intel 10nm-plan van rond ~2012 was bedoeld voor EUV, maar rond 2015 is EUV geschrapt voor 10nm. Dat bleek met Cannon Lake (2017) faliekant te falen. Dus voor de derde generatie 10nm (The Proces Formerly Known As TenPlus a.k.a. TPFKAT ) dan maar weer stiekem even de onderste twee laagjes, M1 en M2, op EUV testen.

O, nu blijkt dat Intel helemaal geen ervaring heeft met EUV, podverdorie die machines na 1 maand kapot; en de EUV-pellicle houd teveel EUV tegen. En de resist werkt net niet lekker.

Nou, nieuwe iteratie dan maar weer...

Maar een andere vraag, uw werk dat u in 2022 en 2023 zal doen. Waarom doet u dat niet al dit jaar eigeniljk? Zo moeilijk is het toch allemaal niet?

[Reactie gewijzigd door kidde op 22 juli 2024 22:23]

[Yveske1966]

Op dezelfde manier kun je je ook afvragen waarom Intel nog steeds het gros van zijn processoren op 14nm produceert... Een lumineus idee kan het zeer goed doen in laboratorium omstandigheden, maar laat zich niet altijd zomaar opschalen in productie. Vandaar "don't fix if it aint broken" of als het met de oude methode werkt waarom niet (geen kostelijke nieuwe machines, geen nieuw proces en dus ook geen opleiding).

[kidde]

maar laat zich niet altijd zomaar opschalen in productie

Er speel meer mee, namelijk winstgevendheid. 14nm is in principe veel winstgevender dan 10nm Cannon Lake (had vijf belichtings-stappen nodig) of 10nm Ice Lake (vermoedelijk nog steeds 3 - 4 belichtings-stappen). Na iedere belichtings-stap zijn doorgaans weer 4 andere proces-stappen nodig; dus vijfvoudige belichting is makkelijk 25 proces-stappen.

Intel kan dus kiezen tussen een mix tussen 14nm en 10nm producten; en hoe meer ze overhevelen van 14nm naar 10nm hoe lager de winst.

Tenzij ze het voor elkaar krijgen EUV in 10nm te "injecteren", dan gaat 10nm van 3 - 4 belichtings-stappen naar 1-2. Vele processen, machines en tijd minder nodig. Mogelijk dat dit ze nu alsnog gelukt is.

[Palthe]

Dat heet de wet van de remmende voorsprong.
Edit: gezien de minnetjes blijkbaar niet voldoende toegelicht, maar dat is wel waar het op neer komt. Intel kwam jaren weg met een marginale update van haar productlijn. Met elke tick en tock waren ze AMD toch wel weer te snel af. Met name in het high end segment werd AMD afgetroefd, maar ook elke BBG heeft jarenlang een Intel processor gehad als beste optie. Waarom zouden ze dan enorme sprongen maken t.o.v. de concurrentie? Geloof het of niet maar ook Intel heeft baat bij de concurrentie van AMD en ze compleet wegvagen heeft voor Intel ook geen nut.
Nu AMD ineens de grote stappen heeft gemaakt en Intel voorbij is gestreefd, komt de innovatie weer op gang. Je zult zien dat als Intel de komende jaren de achterstand niet inhaalt, dat AMD ook met minder grote stappen gaat komen. Is nu al een beetje zo met Zen3 vs Zen2.
Dit proces heeft zich de afgelopen decennia al meerdere keren herhaald en is ook niet “nieuw” of zo. Stuivertje wisselen, maar wel met de notie dat Intel altijd wel een troef had met een nieuwere architectuur. Zou mij niets verbazen als dat nu ook weer zo is.

[Reactie gewijzigd door Palthe op 22 juli 2024 22:23]

[Trinitronic]

Door chips vanaf de achterkant te voorzien van stroom

Verander stroom ff door stroomdraden of voedingsdraden, want stroom is niets.

[Arrigi]

Intel is nog steeds een powerhouse dat op vele markten bezig is met een enorm R&D-budget en een massa slimme mensen in dienst. Ze ontwerpen chips en de productieprocessen voor diezelfde chips in harmonie. Ze hadden gewoon even pech met 10nm en 7nm en de nieuwe ontwerpen waren specifiek daarvoor gemaakt. Dat terug naar 14nm omzetten heeft ook tijd gekost.

Net als AMD dat ten tijde van Bulldozer met het Zen ontwerp bezig was, werkt Intel hier aan hun toekomst en duurt het even voor de resultaten zichtbaar zijn.

Waarom zo negatief?