Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 24 reacties

ASML heeft in een test met een euv-systeem 1488 wafers op een dag belicht. Het gemiddelde over een periode van drie dagen bedroeg veertienhonderd belichte wafers. De fabrikant van machines voor de chipproductie heeft daarmee het doel van vijftienhonderd wafers per dag in zicht.

Dat doel hoopt ASML eind dit jaar bereikt te hebben, waarbij het om een aanhoudende output gaat. De uitschieter van 1488 wafers werd bij ASML zelf op een testsysteem voor euv-lithografie behaald. Bij partners als Intel en TSMC staan ook al euv-systemen. Bij een van de partners is daarbij twaalfhonderd wafers per dag gehaald, heeft ASML volgens het FD tijdens de Semicon West-conferentie in San Francisco bekendgemaakt.

Anderhalf jaar geleden bereikte ASML een piek van 1022 wafers binnen 24 uur, het doel voor 2015 was aanhoudend dagelijks duizend wafers kunnen belichten. Het structureel via euv kunnen belichten van grote hoeveelheden wafers is cruciaal om de technologie bij de productie kostenefficiënt in te kunnen zetten.

Een andere factor die hierbij van belang is, is de tijd dat de euv-machines ook daadwerkelijk lange tijd achter elkaar functioneren. In San Francisco zei ASML dat de machines die bij vijf klanten staan 80 procent van de tijd hun werk naar behoren doen, met uitschieters tot 89 procent. Het bedrijf is hier nog niet tevreden over.

Met de euv-lithografietechniek wordt gebruikgemaakt van extreem ultraviolet licht, dat door de kleinere golflengte voor kleinere structuren bij de chipproductie kan zorgen dan met immersie-lithografie. Momenteel gebruiken chipfabrikanten nog machines van ASML op basis van immersie-lithografie, maar met die technologie kunnen ze binnenkort niet meer op kleinere procedés overstappen. Het overstappen op kleinere procedés vormt de basis voor het kunnen maken van zuinigere en snellere chips. Euv wordt al jaren genoemd als beloofde methode om kleinere nodes mogelijk te maken, maar ASML had grote moeite om de technologie geschikt te maken voor massaproductie.

Demotool van euv-machine bij ASML uit 2010

Moderatie-faq Wijzig weergave

Reacties (24)

Bedankt, in het artikel wordt niet uitgelegd wat er bedoeld wordt met een 'wafer'. Het hardware.info artikel verschaft wat meer duidelijkheid _/-\o_
Alleen zie ik zo een twee drie niet staan wat het nut is van het belichten van wafers. Iemand die dat in een notendop uit kan leggen?
Op de pagina na die aangehaald door Valandin staat de achtergrond waarom wafers belicht moeten worden met UV (of eUV) licht :)

Volgens die pagina wordt een chip in lagen opgebouwd, net als een huis. Er wordt begonnen met de fundering, in dit geval (bijna) puur silicium.
Daarna wordt per laag en te gebruiken materiaal hetzelfde proces uitgevoerd: het materiaal wordt over de hele wafer neergelegd, een beschermende laag welke gevoelig is voor UV-licht wordt daaroverheen gelegd, door belichting worden de plekken waar geëtst moet worden bloot gelegd (grofweg net als een vloerplan; waar moet welke muur komen), de laag wordt geëtst en de rest van de UV-licht gevoelige laag wordt weggehaald.

Het is dus slechts een stap in het bouwen van de transistors die in de chip moeten komen, maar wel cruciaal voor het productieprocedé en bepalend voor de schaal.
Het procedé is eerder omgekeerd, je werkt van boven naar beneden. Neem als voorbeeld en piramide van vijf lagen. Neem een vierkant blok, smeer de bovenkant in met een zonnebrand crème en met behulp van speciale belichting belicht je alles behalve een heel klein vierkantje. Vervolgens ets je van bovenaf er alles af zodat alleen de punt overblijft. Daarna smeer je er weer zonnebrand crème op de bovenkant en belicht je wederom alle behalve een iets groter vierkantje ... dit procedé herhaal je vier keer een dan heb je je piramide.
In de Achtergrond wordt een pagina aangehaald waarin in 32 stappen wordt beschreven hoe een transistor grofweg wordt gemaakt. De link in dat artikel werkte voor mij helaas niet, maar na wat zoeken toch gevonden. Voor de geïnteresseerde zeker interessant om even door te kijken, wordt leuk gevisualiseerd.

Nu weet ik er zelf niet veel van, dus het kan zijn dat ik er volledig naast zit, maar het lijkt er op dat ze toch echt van onderaf beginnen te bouwen. Het zou ook prima kunnen dat het proces gewijzigd is ten opzichte van het 65nm-proces waarop deze artikelen zijn gebaseerd. :)

Correct me if I'm wrong; dit is puur gebaseerd op de gegeven info. :) Maar als ze 't tegenwoordig anders doen, dan ben ik wel benieuwd naar bronnen, gewoon om er meer over te lezen. :)
Klopt, ruimtelijk gezien werkt men van onder naar boven (dit is nog niet veranderd tussen 65nm en nieuwe procestechnieken). Eerst worden echter de kleinste structuren gemaakt (namelijk de transistoren) en als laatste de grootste structuren (de high level metal layers). Je zou dus kunnens tellen dat men eerst het topje van de pyramide maakt (de fijnste structuren, de transistoren) en dan naar beneden werkt naar de fundament van de pyramide (de grootste structuren, de high level metal leayers). Het is meer een benadering of een definitiekwestie, welke naam je aan het beestje geeft. Het proces zelf veranderd niet door de benadering die je eraan geeft, dat blijft ruimtelijk van beneden naar boven.
Belichten is volgens mij niets meer dan het uiteindelijk kunnen etsen van structuren op de wafer. Deze miniscule verbindingen zoals transistors vormen in hun totaal de basis voor de chip. Je leest daarover bij lithografie in die HWI link. Maar goed, ik ben geen expert... zo lees ik het in elk geval.
De structuren in een chip worden gemaakt met fotolithografie.
Fotolithografie is kort gezegd een product aanbrengen dat onder invloed van licht van eigenschappen veranderd zodat belichte of juist onbelichte delen weggeetst worden danwel beschermd zijn tegen het etsen.
De technologie om de fijne structuren nodig voor de chipindustrie te projecteren is zowat de (huidige) belangrijkste bottleneck om tot nog kleinere structuren (zoals transistors) te komen.

[Reactie gewijzigd door the_stickie op 13 juli 2016 17:29]

Het lijkt verassend weinig maar ik vraag me af of dit dan al op de 450mm wafers gedaan wordt of op de kleinere 300mm's

Op zon 450mm wafer kunnen verdomt veel chipjes gebakken worden
Klopt, 450mm is dood.

Zie de lijst van publicaties van de alliantie van Intel / Sammy / GloFo / TSMC / IBM / SUNY: In 2014 nog hoopvol, in 2015 nog maar 1 publicatie en in 2016 helemaal niets. Ik noem dat zo deaud als een pier.

Schijnt te komen omdat Intel de enige was die het echt wilde en er echt voor wilde betalen, maar voor Intel alleen was het te duur en Intel was er 'te klein' voor. Immers, toeleveranciers gaan niet allemaal nieuwe tools ontwerpen voor 450mm als Intel de enige klant is, de investering is dan te risicovol en krijgen toeleveranciers niet rond. Niet alleen vanwege litografie-apparatuur en ander spul dat met wafers in contact komt, maar ook bijna alle randzaken moesten ook veranderen. Alles in de fabriek zou net iets groter en zwaarder worden, met lullige gevolgen, bijvoorbeeld enorm veel nieuwe hijskraantjes die dan nodig waren.

ed: ASML is al in 2013 gestopt, en met alleen Nikon bouw je geen 450mm ecosysteem.

[Reactie gewijzigd door kidde op 13 juli 2016 17:24]

Grappig dat op de foto bij het artikel het demotool er maar voor een deel op staat en de track (die niet van ASML is) mooi in het midden.
Ik ben natuurlijk bevooroordeeld, aangezien ik een beetje fan ben van ASML, maar ik hoop echt dat veel mensen begrijpen dat wat in deze machine gebeurt echt van de zotte is. De technieken, verwerkt in deze machine zijn bijna het meest moeilijke wat je als machinebouwer kan doen. Dat zie je al in de reeds bestaande machines die nanometer nauwkeurigheid verbinden aan enorme snelheden/versnellingen in de machine in een 24/7 omgeving.
En ik maar wafels lezen en afvragen wat ASML uberhaupt met wafels moet.... 8)7
Ja, en dan ook nog 1500 per dag... Dat worden wel vetzakken daar dan!
*knip*

Ik was niet op de hoogte van die hieronder genoemde topics

[Reactie gewijzigd door Obversarix op 13 juli 2016 17:11]

Een aantal wafers per tijdperiode is leuk, maar mij vooral interessant lijkt is om te weten welk vermogen ze nu uit die UEV laser weten te persen. Ik ben recentelijk bij Cymer in San Diego geweest (het bedrijf van ASML dat die EUV lasers maakt) en ze waren er van overtuigd dat ze het outputvermogen van de lichtbron nog flink kunnen opschroeven. Ik vraag me af hoever ze daarmee zijn. Heeft iemand een idee over op welke vermogens deze cijfers zijn?
Valt nog reuze mee. Er zijn machines die 260 wafers per uur halen.
Tuurlijk. Maar die halen het niet om evenveel transistors op dat kleine beetje oppervlakte te maken.
275 al zelfs officieel.

Op dit item kan niet meer gereageerd worden.



Nintendo Switch Google Pixel Sony PlayStation VR Samsung Galaxy S8 Apple iPhone 7 Dishonored 2 Google Android 7.x Watch_Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True