Informatie over Intels dual-core 'Paxville' en 'Dempsey'

The Inquirer heeft wat informatie opgelepeld over een tweetal dual-core Xeon-processors die Intel op dit moment in ontwikkeling heeft onder de codenamen Paxville en Dempsey. Het grootste verschil tussen de twee is de manier waarop de chipset met ze om moet gaan. Paxville zal zich namelijk gedragen als twee aparte processors, terwijl Dempsey zichzelf aan de buitenwereld presenteert als één processor met twee cores. De laatste vorm heeft voor Intel het voordeel dat de FSB het een stuk minder zwaar krijgt. Intels bus wordt namelijk gedeeld tussen de processor(s) en de northbridge. Hoe meer processors op de bus hangen, hoe moeilijker het wordt om een hoge snelheid te bereiken. Zo plant het bedrijf voor Pentium 4 systemen al een 1066MHz FSB, terwijl de maximale snelheid voor de Xeon MP (die met maximaal vier chips op één bus gehangen kan worden) nog steeds op 400MHz zit.

De reden dat Intel voor zijn dual-core Pentium 4 niet meteen naar de betere implementatie gaat is dat de arbritragelogica van Dempsey - die de twee cores als één processor presenteert - niet op tijd klaar zal zijn om de confrontatie met AMD's dual-core Toledo aan te kunnen. Paxville zou dus een haastklus zijn om toch iets op tafel te kunnen leggen, ook al is het niet optimaal. Met de desktopversie van de Xeon Paxville hebben we overigens al eerder kennis kunnen maken: Smithfield is dus niet gebaseerd op Dothan .

Om verwarring tussen processors en cores te voorkomen wil Intel het voortaan overigens over de "S" van socket gaan hebben in plaats van over de "P" van processor. Met een 4S-systeem zal dus een server met vier sockets bedoeld worden. Daar kunnen dan eventueel multi-processor (zoals Paxville) of multi-core (zoals Dempsey) producten inzitten.

Reacties (17)

Paxville is dus het zelfde princiepe als de huidige HTT cpu's ?

Alleen dan een echte core ipv een virtuele proc.
Vraag me alleen af of deze core's afzonderlijk wel htt hebben want dan heb je 2 cores en per core htt (2 virtuele) dus 2x2=4 procs in totaal. Vraag me alleen af of de meeste gangbare os'en dat dan weer aan kunnen.
Bijv win xp pro of een gewone pro linux distro.

Dat zou dan hetzelfde zijn als een dual xeon met htt en dat gaat zeker werken onder Linux. Windows zou ook geen probleem moeten zijn.

Dual HTT werkt met XPPro prima hoor. Voor we de Baan server uitrustten met 2k Server en SQL e.d. hebben we er eerst even een potje UT2003 op gespeeld, in software video mode.
Niet onaardig

Een beetje Linux distro heeft voor de standaard kernels reeds support voor 8 processoren, en als je er meer hebt kan je zonder problemen tot 256 gaan (op x86) mits een kernel compile.

Nee, het gaat over de chipset, niet over het operating systeem. Een HyperThreading-processor wordt gezien als twee processors door het OS, maar gewoon als één processor door de chipset. Paxville is meer alsof je twee losse processors in één socket duwt.

Ik denk het niet. Teneerste heeft een HT processor natuurlijk maar 1 core, en deze heeft er twee. Bovendien presenteert een HT processor zich juist als 2 processors, terwijl deze processor zich als 1 processor presenteert.
Een HT kan wel 2 threads uitvoeren, maar heeft niet écht alle resources 2 keer aan boord... deze Denpsey heeft dat wel, en zal dus in theorie sneller zijn dan een HT processor...

@maverick.. AMD heeft hun ontwerp denk ik beter voorbereid op Multicore processors. Het systeem van intel is zoals gezegt in het artikel gewoon niet berekent op multicore. zei hebben telkens de FSB omhoog geschroeft voor hogere kloksnelheden. En AMD laat hiermee zien dat dat zeker niet hoeft. Maar toch denk ik dat Intel een fout gaat maken kwa met hun P4 architectuur. Ze kunnen beter dat hele gedoe de laan uitschoppen en verder borduren op hun Mobile platvorm, ik snap ook wel dat je al dat ontwikkel geld niet weg wilt gooien. maar het blijkt dat Dothan op een lagere kloksnelheid sneller is dan een P4 op een hogere kloksnelheid.

Eén detail alleen: zowel de mobiele serie als de Itanium-familie gebruikt een soortgelijke gedeelde bus, met dezelfde problemen dus. Pas als die systeemarchitectuur grondig vernieuwd wordt (ondere andere om Xeon en Itanium socket-compatible te krijgen, uiterlijk 2007) wordt daar iets aan veranderd. Een tussenoplossing is om iedere processor aan meerdere FSB's te koppelen. De Itanium Montecito (2005) en toekomstige Xeon MP's zullen in ieder geval meerdere FSB's ondersteunen.

De Itanium Montecito (2005) en toekomstige Xeon MP's zullen in ieder geval meerdere FSB's ondersteunen.

Hoe moet ik me zoiets voor stellen? De naam Front size bus suggereerd dat het een verbinding naar de northbridge is, loopt er dan vanaf iedere processor een eigen (of alsnog gedeelde, maar dan wordt het wel erg complex) FSB naar de nortbridge. In het geval van een "eigen" FSB zou de informatie tussen de processoren onderling bijzonder inefficient gaan. Meerdere gedeelde FSB's zijn daarvoor handiger, maar dat kan wel te koste van totale bandbreedte gaan en ook wordt het ontwerp veel complexer.

De totale bandbreedte van een gedeelde FSB is lager omdat een gedeelde FSB gewoon minder makkelijk omhoog klokt als een point2point verbinding. Vandaar dat je dus in totaal met meerdere gedeelde FSBs een minder hoge bandbreedte kunt halen.

Sowieso zou de extra bandbreedte de Xeons erg veel kunnen helpen. Het lijkt me extra ook logisch als Intel naar alternatieven kijkt. Een extra "front side bus" tussen de processoren onderling, en een aparte link naar een geheugencontroller in northbridge zou logischer zijn. Wel maakt een northbridge met één (multi kanaals) geheugencontroller en meerdere FSB's het ontwerp van deze northbridge erg complex. Een NUMA architectuur, zoals AMD ook heeft, wordt in dat geval wel veel simpeler, waardoor deze processor erg goed zou kunnen schalen.

Het gaat voor zover ik heb begrepen om meerdere gedeelde bussen. Maar hoezo gaat dat ten koste van de totale bandbreedte? Je krijgt een verdubbelde theoretische bandbreedte met als extra voordeel dat er twee transfers tegelijk plaats kunnen vinden.

@ Wouter,

Moet ik me daarbij voorstellen dat de huidige FSB eigenlijk een soort snelweg voorstelt? De Quad Pumped Bus geeft dan aan dat we een lekker brede 4-baansweg hebben.
Maar bij een gecombineerde FSB hebben we ineens twee snelwegen, met elk 4 banen?

Als je de vergelijking goed wilt maken, moet je het als een snelweg met 64 "banen" zien, waarop "vrachtwagens" rijden die 4 bits data per kloktik kunnen vervoeren. Het vreeemde is dus wel dat er meerder uiteinde aan die snelweg zijn, en dat alle "vrachtwagens"splitsen naar alle andere bestemmingen.
In de toekomst komen er dus (aldus wouter) een structuur met meerdere van deze snelwegen naast/boven elkaar.

@wouter : heb je een link naar deze info want ik vind het nogal... tja on-elegant.
2 keer een 64bit bus vereist namelijk een hoop meer koper banen en extra pinnen op de chipset.

van wat ik uit het artical begrijp gaat intel een extra tussen stop maken in de FSB van dual of meer cores cpu's. die fulgeert als een soort van verkeers agent(kan ff niks beters verzinnen) die op de cpu zit bijgebakken.
alle cores van die CPU communiceren met die agent en leggen daar hun aanvragen neer voor dingen uit het geheugen of van de HD ect.
de agent bepaald wat als eerst word opgehaald en wat later.
het voordeel hiervan is dat het lijkt alsof er maar 1 CPU op de FSB (omdat alleen de agent over de FSB praat) zit en hij dus minder belast word en sneller geklockt kan worden.
heb je een systeem met 2 sockets heb je 2 agent die over de FSB praten. maar er worden wel 4 of meer cores aangestuurd zonder dat ze vast zitten op de 400mhz fsb.

@wouter : heb je een link naar deze info want ik vind het nogal... tja on-elegant.
2 keer een 64bit bus vereist namelijk een hoop meer koper banen en extra pinnen op de chipset.

Twee keer 64-bits is niet zo heel moeilijk, de Itanium heeft al jaren een 128-bits FSB. Twee keer 128-bits (of twee keer 256 bits zelfs) wordt misschien wel moeilijker, maar nog altijd een heel stuk makkelijker dan de kloksnelheid twee keer zo hoog krijgen. De informatie komt indirect van Intel zelf af (uitspraken over een verdrievoudiging van bandbreedte bij Montecito), posts van Paul DeMone op RWT en enkele artikelen van The Inquirer over toekomstige serverchipsets.

Het is natuurlijk een gerucht, of in ieder geval niet-officieel nieuws, maar het wijst er toch op dat Intel een probleem lijkt te hebben met AMD. Deze laatste heeft blijkbaar goede ideeën, waardoor Intel een beetje achter de feiten aanloopt. Ik zeg nu niet dat Intel achter zit t.o.v. AMD, maar AMD geeft de indruk de toekomst een beetje vorm te geven (64-bit extensies, NX, geïntegreerde geheugeninterface en volgend jaar dual-core processoren). Een interessante en nooit eerder geziene ontwikkeling. Maar David heeft Goliath nogal eens verslagen, nietwaar?

De Xeon DP (Dual) zit in ieder geval wel op 800Mhz FSB, wat voor de gemiddelde server voldoende is.