Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 30 reacties
Bron: Silicon Strategies

Intel Itanium logo In een poging aandacht weg te trekken van de AMD Opteron aankondiging, heeft Intel vandaag voor het eerst werkend silicium van de 0,13 micron Madison processor gedemonstreerd. Madison is de opgevolger van de McKinley processor, die later dit jaar onder de naam Itanium 2 op de markt gebracht zal worden. McKinley wordt geproduceerd op een 0,18 micron procťdť en heeft een L3 cache van 3MB. Hoewel McKinley met een transistorcount van 220 miljoen geen kleine jongen genoemd kan worden, tekent dit aantal schaars af tegen de specificaties van de Madison. De derde Itanium generatie krijgt de beschikking over een enorm L3 cache van 6MB en zal het aantal transistors tot 500 miljoen laten toenemen. Het gebruik van 0,13 micron technologie maakt de processor vatbaar voor commerciŽle productie.

Intel COO Paul Otellini bevestigde in een webcast dat de Madison processor volgend jaar geÔntroduceerd zal worden. Het product zal de concurrentie aangaan met 64-bit processors van AMD, IBM, MIPS en Sun.

Moderatie-faq Wijzig weergave

Reacties (30)

Klinkt op het eerste gezicht inderdaad waanzinnig, maar L3 cache is niet zo spannend. Waarom zijn de RISC processoren van bijvoorbeeld IBM, HP en Sun nog steeds zo snel ondanks veek lagere kloksnelheden? Ze hebben in verhouding veel meer L1 cache. Het zit eigenlijk al in de naam: L1 brengt het meeste effect (is ook met afstand het duurste), L3 het minste.
RISC processoren zijn snel omdat het Reduced Instruction Set processoren zijn: Ze hebben relatief weinig 'basisinstructies' die in hardware uitgevoerd zijn. De dingen die ze kunnen, dus simpele bewerkingen zoals optellen, shiften enz. kunnen ze dus snel omdat ze weinig overhead hebben in de vorm van opcodes en microcodes die gedecodeerd moeten worden zoals in CISC processoren. Door de simpele instructies en dus kleinere datablocks kunnen er ook meer 'woorden' in de L1 cache opgeslagen.
Geen goede vergelijking dus imho.

Verder heb je natuurlijk wel gelijk, L1 cache is sneller maar duurder dan L2 cache.
Even op de vraag hierboven, het aantal cachelevels kan nog wel groter, alleen wordt het steeds moeilijker om de cache dan goed te gebruiken en te voorkomen dat er met verouderde data gewerkt wordt (als een variabele in het main geheugen verandert wordt moet wel de kopie in de cache geupdate worden anders krijg je rare resultaten.) Zolang het cache geheugen sneller is dan het main geheugen (iets wat niet zo verwonderlijk is omdat cache door zijn positie tov van de cpu veel minder latency heeft) heeft het in principe zin.
Een RISC heeft helemaal geen kleine set basisinstructies. Dat "Reduced"slaat niet op de omvang van de instructieset, maar op de complexiteit van deze instructies.

Een verzameling relatief eenvoudige instructies dus, die daardoor allemaal ongeveer even lang duren. Eventueel zelfs een hele grote verzameling. (De PowrPC kent meer verschillende instructies dan de CISC x86 familie bv.)

De rekeninstructies werken meestal allemaal uitsluitend op registers. En dan zijn er wat load & store instructies.
Gecombineerde complexe instructies als: bij deze optelling komt operand 1 uit register X, vermeerderd met 4x de waarde uit het lage gedeelte van register Y; op het geheugenadres wat je dan krijgt is het echte adres te vinden waar de operand 1 op te halen is, operand 2 ....., het resultaat wordt opgeslagen op het adres te vinden door .....

Ja, dit soort bagger instructies bestaan echt in CISC processoren.
Op het gebied van integer performance kunnen de snelste x86 processors meekomen met high-end RISC processors. De RISC CPU's hebben een betere absolute FPU performance en een betere IPC. Dat is o.a. te danken aan efficientere out-of-order execution (makkelijker om parallisme te onttrekken uit RISC instructies als aan de x86 instructiestroom), grotere caches en meer I/O bandbreedte. Daardoor is de schaalbaarheid ook beter in grote systemen. Dit ligt niet zozeer aan de processor als wel de onderliggende architectuur.

Meer dan drie cache niveau's zal niet nuttig zijn, zeker niet als er met de moderne productietechnologiŽn al een groot L2 of L3 cache on-die geplaatst kan worden. . Het heeft meer zin om de DRAM latency omlaag te brengen door de geheugencontroller te integreren in de processorcore.
L3 is zeker spannend zolang de L3 cache vele malen sneller is dan het intern geheugen en ook lage latency heeft.

Aangezien de L3 tegen woordig ondie zit zit het met de snelheid en latency echt goed tov vroeger waar de L3 meer tussen CPU en geheugen zit en toen al voor aanzienlijke verbetering van de performance zorgde.
Dat L1 cache het meeste effect heb ben ik wel met je eens, maar toch draait het L3 cache ook nog ver boven DRAM snelheden, en dus is de snelheidswinst van L3 cache nog wel aanzienlijk (anders zou Intel er ook geen miljoenen transistoren aan verspillen :) ). Wat nog veel mooier is van de McKinley (en dus ook van de Madison) is dat hij zonder latency z'n L1 cache kan uitlezen! Dus dat maakt het L1 cache nog sneller/efficienter als bij de concurrentie. Helaas kost deze cache heel veel transistoren, vandaar dat het L1 cache ook maar 32Kb is. Overigens zijn de latencies van de andere caches: L2 = 6 clockcycles en L3 = 12 clockcycles.


Edit: typo's
De troef van iNtel grote L3 Caches daar zal AMD in ieder geval niet in mee gaan aangezien ze er de Die space op de wafer produktie capaciteit er niet voor hebben intel blijkbaar wel en ruim voldoende Fabs..
De Madisons met 6MB zijn bedoeld voor high-end enterprise serves. Dat is een andere markt dan waar de relatieve high-volume Opteron en Xeon zich in zullen bevinden. Intel zal echt geen Xeon vervanger met 500 miljoen transistors op 0,13 micron gaan produceren.
Zou hier niet voornamelijk meespelen dat dit over marktsegmenten gaat waarin AMD niet opereert? Ik denk dat je AMD hierin helemaal niet als (serieuze) concurrent hoeft te beschouwen....
Wat de AMD Hammers betreft blijft het natuurlijk speculatie, maar ik heb toch in het verleden leuke cachecijfers voorbij zien komen voor de Hammers. Maar dat waren dan wel grote hoeveelheden L2 cache, en niet L3 zoals Intel ze op de Itanium gaat toepassen.

En L3 cache is zeker niet nieuw. Kijk maar naar de inmiddels oude AMD K6-2+ en K6-3+ CPU's. Die haden dus ook L1 en L2 on-die en L3 op het MoBo.
Die L3 cache is niet zo indrukwekkend, zoals eerder werd gezegd (dubbelpost...).
Dit lijkt me eerder weer een slime marketing truc van Intel, net zoals hun vergelijking P4 2.2 vs. 2100+. Hierin kwam de Intel P4 beter uit de verf volgens Intel. Welke benchmark ze hadden gebruikt zeiden ze nie... SiSoft Sandra wijst namelijk heel anders uit, maar das weer een ander verhaal.
Volgens mij heeft Intel hier van een mug een olifant gemaakt. Ze geven niet alleen verdraaide informatie aan de consument, ze hebben op dit marktsegement toch niets te vrezen van AMD.
Een on-die (!) L3 cache van 6MB en een transistorcount van 500 miljoen noem ik behoorlijk indrukwekkend. Intel zal volgend jaar waarschijnlijk de enige zijn die zo'n complexe chip in productie heeft. Er zijn RISC processors met meer L2 cache, maar dat zit niet on-die (bijv. Power4: twee cores delen 32MB olff-die L3 cache in hetzelfde chip package).
Ze geven niet alleen verdraaide informatie aan de consument, ze hebben op dit marktsegement toch niets te vrezen van AMD.
Nee, dat is het probleem ook niet. AMD concurreert voorlopig niet in het segment boven 4 processors. De Opteron kan glueless tot 8 processors en daarna kan er met een HyperTransport crossbar nog wel verder geschaald worden, maar dat zal waarschijnlijk nooit commercieel toegepast worden (of AMD moet zoveel succes hebben dat de markt hier met de K9 rijp voor is).

De markt boven 8 CPU's wordt gedomineerd door IBM, Sun, HP, Compaq en SGI. HP en Compaq zullen Itanium processors gaan gebruiken, maar Sun en IBM - de twee grootste spelers - zijn erg succesvol met hun eigen UltraSparc en POWER processors. DŠt is de concurrentie en niet AMD.

In het segment voor 2 tot 4-way systemen kan AMD wel een geduchte concurrent zijn omdat x86-64 een aantrekkelijke route is voor klanten die willen upgraden van 32-bit Intel naar een 64-bit architectuur. De Opteron biedt ze de gelegenheid om in hun eigen tempo de overgang te maken. De Itanium biedt die mogelijkheid niet omdat de x86 performance belabberd is.
Ik denk dat met 'n Ondie L3 Cache van 6MB de verhouding Cache core zo groot is dat iNtel meer Cache produceerd per waver dan core misschien wel 70%-30%

Als intel wafer space opoffert voor grote caches ipv meer cores met kleinere L3 Caches houd dat ook in dat 'n Madison L3 Cache op de wafer ongeveer zo groot kan zijn als 'n McKinley core
Dus kwa produktie kosten is 'n MAddison zo duur als twee in dezelfde dieshrink geproduceerde Mckinleys

Grote Caches kosten zoveel als processoren en dat doet iNtel niet voor marketing truk aangezien de impact op de kosten en de yields,
maar in de Enterprise server markt worden toepassingen gebruikt die veel baad hebben bij zeer grote caches
Daarom kost 'n L3 6MB vaak het dubble van wat 'n gelijke instapper met 3MB zou kosten.

En daar is ook vraag naar in die markt.

Het kan zelfs zo zijn dat 'n Grote cache CPU op lagere clock sneller is dan 'n snelle core met kleinere Cache. in Enterprise server toepassingen.

Cache is dus zeer belangrijk bij deze produkten.

De Opteron Speelt hier meer tegen de instap IA64 CPU met vergelijkbare Cachegrotes dus rond de 1MB of iets meer.
De derde Itanium generatie krijgt de beschikking over een enorm L3 cache van 6MB
Damn, herriner men men oude pentium met 4MB /ram/ nog. Wel leuk zo'n ding. L3 als ram gebruiken en daar gewoon WIn95 in draaien, en ram gebruiken we dan voor 1 grote array van X GB ramdisks :).
Is deze L3 cache ondie ? want als ie op het mainbord zit, dan is het zo nieuw/spannend niet.

mijn alpha ev56 500mhz (alphaserver1000a) heeft 8mb L3 cache op het mainboard. dat is lang niet zo snel als ondie/L2 cache ..
McKinley wordt geproduceerd op een 0,18 micron procťdť en heeft een L3 cache van 3MB. Hoewel McKinley met een transistorcount van 220 miljoen geen kleine jongen genoemd kan worden, tekent dit aantal schaars af tegen de specificaties van de Madison. De derde Itanium generatie krijgt de beschikking over een enorm L3 cache van 6MB en zal het aantal transistors tot 500 miljoen laten toenemen.
De core bestaat dus grotendeels uit Cache. en ergens tussen in zit er 'n IA64 core logic.
Hier ook Level 3 Cache Onboard.

512kb op een Asus TX97 met een K6-3+ processor :P
Er wordt niets gezegd over de prestatie verbetering van 32-bits applicaties...

Ik dacht toch zeker dat Intel een beetje moest gaan sleutelen aan die prestaties om bij te blijven met de Hammer van AMD.
Verder zal Intel een hele snelheidswinst hebben gemaakt met deze vernieuwing..
De volgende zet is voor AMD... :o
Ik denk dat het bij deze bakbeesten eigenlijk niet relevant is die 32bits performance.
Intel push of verplicht gewoon om meteen native software en OS toe te passen. dus totale migratie.
en niet hardware eerst en software later.

Zo positioneerd intel hun IA64 produkten en hebben ze voor deze drastische oplossing gekozen. voor 'n abrupte en snelle overgang.


Maar nu krijg je natuurlijk ook in sommige situaties de overgang van Mckinley naar madison en dan hebben we die migratie al gehad en is 32bit al verleden tijd.
Het draait hier niet zozeer om een strijd tussen AMD en Intel. Het gaat om de verbetering van de Itanium processor... Het zal voor de meesten wel duidelijk zijn dat je voor zakelijk professionele doeleinden een Intel moet nemen en voor multimedia kun je beter een AMD halen..

Om dit bericht af te maken zou er eigenlijk een benchmark moeten komen die het prestatie verschil weergeeft tussen deze en de vorige editie.. Pas als de 64-bits processoren er helemaal door zijn kun je gaan speculeren welk merk er beter is voor welke applicatie.. Zoals webservers, fileservers of computers in zo'n 3D-render-legbatterij (mooi woord! :P)

Er moet aan de software kant van de 64-bits technologie ook nog heel wat gebeuren om het onderste uit de kan te halen en optimalisaties voor Intel of AMD...
Het zal voor de meesten wel duidelijk zijn dat je voor zakelijk professionele doeleinden een Intel moet nemen en voor multimedia kun je beter een AMD halen..
Nogal een voorbarige conclusie. De Pentium 4 presteert goed op zware multimedia applicaties zoals MPEG encoding, terwijl de Athlon het juist goed doet in de traditionele integer intensieve applicaties (Office, databases enz.).

De 760MP is een hele leuke oplossing voor dual processor servers en workstations met een goede price/performance. De Hammer / Opteron heeft voor server toepassingen een erg doordachte architectuur. De integer performance zal naar alle waarschijnlijkheid een stuk beter zijn dan van McKinley. Er zijn geen technische redenen waarom AMD processors ongeschikt zijn voor de zakelijke markt.
Het gebruik van 0,13 micron technologie maakt de processor vatbaar voor commerciŽle productie.
Is commerciŽle productie een virus? :+

Ach, die cache maken ze ook steeds groter, maar zal wel niet qua prijs voor ons bereikbaar worden. Toch is het wel vreemd, hoelang zitten we nu al niet met een kleine hoeveelheid cache aan te rommelen? Ik had bij m'n oude P166-systeem al 512KB aan L2 cache en we zijn op dat punt (voor de consument) geen stap verder, soms zit er zelfs minder in!
Maar ik ben benieuwd wat het resultaat zal worden van die L3 cache...
L3 Cache...hoeveel levels gaan er nog volgen? Er moet toch een maximum zijn, of niet?
Ik weet niet wat er nog meer verschillend is tussen de Itanium 2 en 3, maar aan de toename van het aantal transistoren te zien is de chache on-die. Een andere verklaring voor een ruime verdubbeling van het aantal transistoren kan ik niet bedenken. Bij een 'normale' cpu neemt de cache ongeveer de helft van het chipoppervlak voor zijn rekening, dus een verdubbeling van het aantal transistoren wijst op een verdubbeling van het cachegeheugen.
Er zit meer een limiet aan hoeveel je op een chip kan krijgen. Ik neem aan dat die L3 on-die is?
Net als elk andere CPU heeft de Itanium ook gewoon een moederboard nodig, voor RAM, insteekslots, clocks, I/O chips en wat al niet meer.
ik heb nog nooit een mobo voor de itanium gezien :(
iemand die een plaatje heeft?
De Itanium word momenteel alleen geleverd door de grote jongens als HP en dan uiteraard in complete systemen. Op losse mobo's zul je nog even moeten wachten. Bovendien is de Itanium op dit moment nog helemaal niet interessant voor thuis (zelfs niet voor de meeste zakelijke toepassingen).

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True