AMD onthult details over Bobcat- en Bulldozer-cpu's
AMD heeft een tipje van de sluier over zijn volgende generatie processors opgelicht. Deze cpu's vallen in twee families uiteen: de desktop-familie wordt op de Bulldozer-architectuur gestoeld en de Bobcat-architectuur moet de mobiele cpu-tak vormen.
De beide architecturen moeten in 2011 pas verschijnen: voor die tijd zal AMD op de ingeslagen weg verder gaan met zijn AM3-processors, zij het dat in 2010 het aantal cores tot zes zal worden uitgebreid. In 2011 moeten de hexacores worden opgevolgd door de Bulldozer-cpu's die de high-end- en servermarkt moeten bedienen. De Bobcat-architectuur, die eveneens zijn opwachting in 2011 zal maken, moet de drijvende kracht achter de mobiele markt en voor budgetsystemen worden.
De Bulldozer-architectuur heeft een truc achter de hand om de prestaties te verbeteren zonder, zoals Intel doet, hyperthreading te gebruiken. AMD vermeerdert niet alleen de hoeveelheid cores, maar ook de hoeveelheid rekeneenheden binnen een enkele core. De Bulldozer-core bestaat uit twee verwerkingseenheden voor integers, die ieder over vier pipelines beschikken. De integer-eenheden hebben ieder hun eigen L1-cache, maar delen het L2- en L3-cache van de processor. Naast de integer-eenheden beschikt elke Bulldozer-core ook over een floating point-unit. Het besturingssysteem ziet elke Bulldozer-core dan ook als twee cores, zodat een octacore in Windows als een 16 core-cpu wordt getoond.
Ook de Bobcat-architectuur werd door AMD belicht, waarbij de focus van deze cpu's op energiezuinigheid ligt: het verbruik van een Bobcat-processor zou tot een halve watt gereduceerd kunnen worden, wat een tdp van 5 tot 10W zou kunnen betekenen. Bobcat zou één integer-eenheid en één floating point-unit krijgen, waarbij het L2-cache gedeeld wordt tussen de eenheden. De L1-cache is voorbehouden aan de integer-eenheid. Volgens AMD moet Bobcat bijna de prestaties van hedendaagse mainstream-processors evenaren, maar het die-oppervlak zou de helft van huidige cpu's hebben. In 2011 moeten op de Bobcat-architectuur gebaseerde cpu's vooral in laptops een plaats krijgen.
Waar Bobcat zich vooral concentreert op veel rekenkracht in een zo klein mogelijk package, is de verwachting dat Bulldozer beduidend meer silicium zal vergen. De twee integer-cores en een enkele floating point-unit bieden weliswaar goede multithreading-performance, maar de cores zullen qua oppervlak aan de forse kant zijn. Bulldozer zal op 32nm worden gebakken volgens een soi-procedé, terwijl Bobcat waarschijnlijk op 28nm zal worden geproduceerd volgens de klassieke bulk-methode.
Reacties (79)
MooiNaast de integer-eenheden beschikt elke Bulldozer-core ook over een floating point-unit. Het besturingssysteem ziet elke Bulldozer-core dan ook als twee cores, zodat een octacore in Windows als een 16 core-cpu wordt getoond.
soort HT.Nee dus dit is geen HT gelukkig. Je moet dit meer zien als een echte afzonderlijke cpu niets softwarematig gesimuleert zoals intel dat doet.AMD vermeerdert niet alleen de hoeveelheid cores, maar ook de hoeveelheid rekeneenheden binnen een enkele core.
[Reactie gewijzigd door bestaudio op vrijdag 13 november 2009 18:18]
Softwarematig? Hyper-Threading haalt hardwarematig instructies uit verschillende threads om ze op dezelfde core uit te voeren. Zo wordt de core beter benut.
Ok nu niet om je af te vallen, in windows zie ik bv 4 cores op een dual core oftewel 2 cores worden gesimuleerd.
En wat haalt die instructies uit de threads? Precies een stukje software.
Feit blijft dat het geen hardware matige cores zijn dus ja software matig gesimuleerd.
En wat haalt die instructies uit de threads? Precies een stukje software.
Feit blijft dat het geen hardware matige cores zijn dus ja software matig gesimuleerd.
Omdat het überhaupt in de software gebeurt. Voor dual-/multicore support moet je je software ook juist zo schrijven dat er meerdere threads zijn die kunnen worden uitgevoerd.
HT geeft je inderdaad geen echte fysieke core, maar werkt op het moment dat dit kan worden toegepast wel alsof het er 1 zou zijn.
Als je wikipedia er bij pakt wordt ook meer duidelijk en met name ook het verschil tussen de nieuwe Bulldozer core en Hyperthreading:
http://en.wikipedia.org/wiki/Hyper-threading
Een kleine basis computerarchitecuur (erg vereenvoudigd) is nodig om de volgende stap te snappen. Data wordt eerst in de registers geplaatst. Daarna wordt de ALU ( http://en.wikipedia.org/wiki/Arithmetic_logic_unit ) aan het werk gezet om de uitkomst te berekenen van de invoer. Deze wordt daarna terug geplaatst in het register. Zo wordt 1 instructie normaal uitgevoerd. Daarbij kan niets anders op dat moment met de core worden gedaan.
Je hebt echter veel instructies, maar ook instructies die niets met elkaar van doen hebben en dus een deel van de ALU onbenut laten. Bij HT zijn er dus eigenlijk 2 cores die maar 1 ALU ter beschikking hebben. Wanneer een deel onbenut wordt kan deze door HT opgevuld worden door de andere thread. Daarmee wordt de CPU dus beter benut. Nu heb je dus 1 core die soms 2 instructies kan verwerken ipv 1.
Kijkende naar Bulldozer, dan zien we bijna 2 complete cores binnen 1 Bulldozer core. Cache wordt gedeeld (ik neem aan dat de L2 cache wel dedicated is voor 1 bulldozer core en niet shared is met de complete CPU), net als oa de Fetch en Decode blokken. In tegenstelling tot HyperThreading zien we nu duidelijk dat een Bulldoze core wel 2 ALU's kent (waarbij de FMAC door beide threads binnen een bulldozer core kan worden gedeeld). Dit is dus een stuk anders als bij Hyperthreading en zien we ook bijna 2 volledige cores terug. Je kan nu dus eigenlijk altijd 2 threads naast elkaar uitvoeren op 1 bulldozer core. Enkel bij wat floatingpoint berekeningen kan het zijn dat 1 thread even moet wachten omdat de 2 FMAC blokken in dat geval door de andere thread zal worden gebruikt. Die kunnen echter wel apart worden gebruikt, dan heeft iedere thread dus 1 blok ter beschikking.
2 interessante sheets hierover zijn te vinden in het AMD topic op GoT:
http://gathering.tweakers...message/32910496#32910496
HT geeft je inderdaad geen echte fysieke core, maar werkt op het moment dat dit kan worden toegepast wel alsof het er 1 zou zijn.
Als je wikipedia er bij pakt wordt ook meer duidelijk en met name ook het verschil tussen de nieuwe Bulldozer core en Hyperthreading:
http://en.wikipedia.org/wiki/Hyper-threading
Wat we dus zien is dat men bij HT enkele dingen heeft toegevoegd aan de core die doen denken aan een dual core. Echter is niet de complete core overgenomen, enkel wat ruimte om oa de status bij te houden. De executie elementen echter niet.Hyper-threading works by duplicating certain sections of the processor—those that store the architectural state—but not duplicating the main execution resources. This allows a hyper-threading processor to appear as two "logical" processors to the host operating system, allowing the operating system to schedule two threads or processes simultaneously. When execution resources would not be used by the current task in a processor without hyper-threading, and especially when the processor is stalled, a hyper-threading equipped processor can use those execution resources to execute another scheduled task. (The processor may stall due to a cache miss, branch misprediction, or data dependency.)
Een kleine basis computerarchitecuur (erg vereenvoudigd) is nodig om de volgende stap te snappen. Data wordt eerst in de registers geplaatst. Daarna wordt de ALU ( http://en.wikipedia.org/wiki/Arithmetic_logic_unit ) aan het werk gezet om de uitkomst te berekenen van de invoer. Deze wordt daarna terug geplaatst in het register. Zo wordt 1 instructie normaal uitgevoerd. Daarbij kan niets anders op dat moment met de core worden gedaan.
Je hebt echter veel instructies, maar ook instructies die niets met elkaar van doen hebben en dus een deel van de ALU onbenut laten. Bij HT zijn er dus eigenlijk 2 cores die maar 1 ALU ter beschikking hebben. Wanneer een deel onbenut wordt kan deze door HT opgevuld worden door de andere thread. Daarmee wordt de CPU dus beter benut. Nu heb je dus 1 core die soms 2 instructies kan verwerken ipv 1.
Kijkende naar Bulldozer, dan zien we bijna 2 complete cores binnen 1 Bulldozer core. Cache wordt gedeeld (ik neem aan dat de L2 cache wel dedicated is voor 1 bulldozer core en niet shared is met de complete CPU), net als oa de Fetch en Decode blokken. In tegenstelling tot HyperThreading zien we nu duidelijk dat een Bulldoze core wel 2 ALU's kent (waarbij de FMAC door beide threads binnen een bulldozer core kan worden gedeeld). Dit is dus een stuk anders als bij Hyperthreading en zien we ook bijna 2 volledige cores terug. Je kan nu dus eigenlijk altijd 2 threads naast elkaar uitvoeren op 1 bulldozer core. Enkel bij wat floatingpoint berekeningen kan het zijn dat 1 thread even moet wachten omdat de 2 FMAC blokken in dat geval door de andere thread zal worden gebruikt. Die kunnen echter wel apart worden gebruikt, dan heeft iedere thread dus 1 blok ter beschikking.
2 interessante sheets hierover zijn te vinden in het AMD topic op GoT:
http://gathering.tweakers...message/32910496#32910496
[Reactie gewijzigd door GENETX op vrijdag 13 november 2009 20:02]
Nee, de instruction decoder bij HT (of beter, SMT in het algemeen) is nog steeds volledig in hardware.
Het is geen hyperthreading maar als je het goed lees kost het ook een boel ruimte op de cpu en ruimte = geld. Meer ruimte is minder cpu per wafer = duurdere cpu.
De vraag is dus of dat allemaal tegen elkaar opweegt.
Daarnaast de andere structuur zou de helf van de oppervlakte hebben en performance gelijk aan nu.
Niet moeilijk lijkt me als je nu op 45nm chips bakt en straks op 28 nm. Bij 28 nm is dezlefde chip al stukken kleiner, tenzij met het echt over minder transistors heeft.
De vraag is dus of dat allemaal tegen elkaar opweegt.
Daarnaast de andere structuur zou de helf van de oppervlakte hebben en performance gelijk aan nu.
Niet moeilijk lijkt me als je nu op 45nm chips bakt en straks op 28 nm. Bij 28 nm is dezlefde chip al stukken kleiner, tenzij met het echt over minder transistors heeft.
AMD is ervan overtuigd dat je de ruimte die hyperthreading kost beter kunt besteden aan andere dingen. Daar is ook ergens een vrij oude sheat over te vinden:
http://data5.blog.de/media/732/3663732_9bc35365d1_l.png
Links onderin (rood) staat hyperthreading.
Links boven bedoelen ze volgens mij multicores mee.
Rechtboven is waarschijnlijk wat bulldozer gaat doen.
Volgens AMD krijg je met deze techniek dus de meeste prestaties terug voor de minste oppervlakte. Terwijl hyperthreading de meeste oppervlakte voor de minste prestaties betekend.
http://data5.blog.de/media/732/3663732_9bc35365d1_l.png
Links onderin (rood) staat hyperthreading.
Links boven bedoelen ze volgens mij multicores mee.
Rechtboven is waarschijnlijk wat bulldozer gaat doen.
Volgens AMD krijg je met deze techniek dus de meeste prestaties terug voor de minste oppervlakte. Terwijl hyperthreading de meeste oppervlakte voor de minste prestaties betekend.
16, Twee cores elke met alleen een FP-unit delen samen 8 pipelines, logisch :0
veel threads doen nauwelijks iets met floating point.
kan je prima 2 FP's delen.
Edit:
dus voor het OS gezien zijn het dus 2 x acht int only cores met 2 "externe" FP processoren?
veel threads doen nauwelijks iets met floating point.
kan je prima 2 FP's delen.
Edit:
dus voor het OS gezien zijn het dus 2 x acht int only cores met 2 "externe" FP processoren?
[Reactie gewijzigd door daft_dutch op vrijdag 13 november 2009 23:44]
nee die int's ziet het OS niet, nog die floating point units
wat het OS ziet is 2 cores in dit geval.
en 4 van deze zal dan een quadcore zijn (en je OS ziet dan dus 8 cpu's/threaded.)
wat het OS ziet is 2 cores in dit geval.
en 4 van deze zal dan een quadcore zijn (en je OS ziet dan dus 8 cpu's/threaded.)
Je hebt het niet helemaal begrepen.
Een hedendaagse CPU-core heeft al langer meerdere pipelines. Het plaatje van Bulldozer laat dan ook maar twee cores zijn. Die twee cores zijn dan ook wat er zichtbaar is voor het OS. Alle onderliggende niveaus zijn per definitie onzichtbaar voor het OS omdat ze achter de scheduler zitten.
Een hedendaagse CPU-core heeft al langer meerdere pipelines. Het plaatje van Bulldozer laat dan ook maar twee cores zijn. Die twee cores zijn dan ook wat er zichtbaar is voor het OS. Alle onderliggende niveaus zijn per definitie onzichtbaar voor het OS omdat ze achter de scheduler zitten.
Eigenlijk laat het plaatje 1 bulldozer core zien, deze core heeft twee verwerkings units (die het os als losse cores zal zien) die elke 1 thread kan uitvoeren.
De definitie van een core is dacht ik nog steeds ieder deel dat zelfstandig in staat is om Fetch, Decode, Execute en Store (van Neumann) te doen. Als je dat volgt zijn het twee cores in dat plaatje.
het fetch en decode gedeelte word gedeelt door de cores.
de Execute en Store is well apart.
dus zouden ze eigenlijk niet als 2 cores worden gerekend, maar als 1.
de Execute en Store is well apart.
dus zouden ze eigenlijk niet als 2 cores worden gerekend, maar als 1.
[Reactie gewijzigd door Countess op zaterdag 14 november 2009 14:47]
Het zijn de twee int verwerkingsuntis die het os doet denken dat het te maken heeft met twee losse cores. maar eigenlijk is het 1 core (bulldozer core) met twee int verwerkingsuntis ieder met 4 pipes.De definitie van een core is dacht ik nog steeds ieder deel dat zelfstandig in staat is om Fetch, Decode, Execute en Store (van Neumann) te doen. Als je dat volgt zijn het twee cores in dat plaatje.
[Reactie gewijzigd door mad_max234 op zaterdag 14 november 2009 19:36]
Nee, HT is meer een backup thread klaar hebben liggen voor als de processor even niets kan doen in de huidig thread. Dit is bijvoorbeeld het geval als er verkeerde data in de cache zit, en dus nieuwe data moet gaan halen uit het ram geheugen of harde schijf.
Deze technologie van AMD is meer een dualcore binnen een core: als er 2 integers berekend moeten worden dan kan de core het tegelijk doen.
(Of zo heb ik het toch allemaal begrepen)
Deze technologie van AMD is meer een dualcore binnen een core: als er 2 integers berekend moeten worden dan kan de core het tegelijk doen.
(Of zo heb ik het toch allemaal begrepen
)[Reactie gewijzigd door Malantur op vrijdag 13 november 2009 18:37]
Yep je snapt hem, dit is eigenlijk het hele idee hier achter.
Het voordeel hiermee is wel dat er niets opgehaald word het word simultaan afgewerkt.
Dus je uitspraak dualcore in een core is wel passend in dit plaatje.
Het voordeel hiermee is wel dat er niets opgehaald word het word simultaan afgewerkt.
Dus je uitspraak dualcore in een core is wel passend in dit plaatje.
Bijvoorbeeld bij een if-statement weet je nog niet wat je volgende actie wordt totdat je de conditie van dat statement heb uitgevoerd. In die tijd haal je geen instructies/data op etc.
HT vult die lege ruimte op met een andere thread, waardoor je efficiënter je beschikbare rekentijd inzet.
HT vult die lege ruimte op met een andere thread, waardoor je efficiënter je beschikbare rekentijd inzet.
geen Hyperthreading, maar een on-die co-processor (waar kennen we die nu ook alweer van 
)
)Komt er voor de Bulldozer een nieuwe AM slot of gaat dit een compleet nieuw slot vereisen?
De Bulldozer zal nog steeds de AM3 socket gebruiken, maar wellicht wil je tegen dan toch een recenter bordje hebben met een recentere chipset.
(De juiste naam is trouwens 'socket', en niet 'slot'.)
(De juiste naam is trouwens 'socket', en niet 'slot'.)
[Reactie gewijzigd door Malantur op vrijdag 13 november 2009 18:20]
Waarschijnlijk dan AM3R2, backwardscompatibel met AM3, maar niet met AM2+.
Wordt gewoon AM3 maar zoals met elk socket nog moet je BIOS wel up to date zijn wil het de nieuwste processoren voor dat socket ondersteunen, no big deal voor tweakers
Nouja, no big deal... Dan moet er voor je bordje wel een geschikte bios komen natuurlijk, anders zit ook de tweakert met een mond vol tanden. Zo zijn er heel wat fabrikanten makkelijk weggekomen zonder AM3-ondersteunende BIOS'en op hun AM2+ mobo's. Ik kan me voorstellen dat als je het allergoedkoopste en oudste AM3-bordje hebt dit weer niet gaat werken. Maar we zullen wel zien. Zo gaat het altijd met sockets: je weet nooit van tevoren wanneer je upgrademogelijkheden ophouden 
als je gelijk hebt vraag ik me af hoe ze dat gaan doen met de pinnetjes...
bij am3 sockets is er 1 gaatje minder als am2, die in opgevuld. en am3 cpu's hebben dat pinnetje ook niet,
zo passen am3 cpu's wel in am2 sockets, maar am2 cpu's niet in am3 moederborden.
maar hoe gaan ze dan am3 en am3r2 cpu's wel toe staan op het nieuwe mobo, maar am2 cpu's niet.
bij am3 sockets is er 1 gaatje minder als am2, die in opgevuld. en am3 cpu's hebben dat pinnetje ook niet,
zo passen am3 cpu's wel in am2 sockets, maar am2 cpu's niet in am3 moederborden.
maar hoe gaan ze dan am3 en am3r2 cpu's wel toe staan op het nieuwe mobo, maar am2 cpu's niet.
[Reactie gewijzigd door Countess op vrijdag 13 november 2009 20:55]
Is het niet omgekeerd wat hij bedoelt? Namelijk, dat er geen AM3R2 cpu op een AM2+ socket moederbord zal passen. Overigens zijn zowat alle huidige PhenomII en AthlonII cpu's AM3 compatibel, dus om een AM2(+) cpu in een AM3R2 socket moederbord te willen plaatsen, dat lijkt mij al vergezocht.
maar dat laatste kan gebeuren, en het werkt niet, en dus zou het niet mogen passen.
Zover ik begrepen heb komt AMD ergens in 2011 met een refresh van de AM3. Die wordt AM3r2 genoemd, maar ik neem dat dat dan AM3+ wordt.
Dit beloofd veel goeds voor de komende tijd.
Ben wel benieuwd wat deze procs gaan presteren en natuurlijk of ze een beetje goed geprijsd zijn
Ben wel benieuwd wat deze procs gaan presteren en natuurlijk of ze een beetje goed geprijsd zijn
Vet! Die bulldozer ziet er echt goed uit, alleen ben ik bang voor AMD dat intel tegen die tijd haar tegenreactie al klaar heeft (generatie na i9), en dat dit weer een bang 4 buck wordt, net als de Phenom II's van nu.
Wat is hier 'vet' aan?
Deze architectuur heeft een serieus nadeel tov een echte dual-core: je hebt twee execution threads die samen gaan vechten voor dezelfde FP unit.
Het voordeel van bulldozer is dat niet-FP work load efficienter is wat betreft perf/area en perf/watt, maar voor FP work load zal dat omgekeerd zijn.
Intel hoeft zich geen zorgen te maken: zij kunnen de integer efficientie compenseren met een beter process en op het gebied van FP work zullen ze AMD ver achter zich laten.
Deze architectuur heeft een serieus nadeel tov een echte dual-core: je hebt twee execution threads die samen gaan vechten voor dezelfde FP unit.
Het voordeel van bulldozer is dat niet-FP work load efficienter is wat betreft perf/area en perf/watt, maar voor FP work load zal dat omgekeerd zijn.
Intel hoeft zich geen zorgen te maken: zij kunnen de integer efficientie compenseren met een beter process en op het gebied van FP work zullen ze AMD ver achter zich laten.
De FPU van een Fusion processor heeft wel uitgebreide precisie (128 bits), wellicht dat er dan 2 64-bits berekeningen parallel uitgevoerd kunnen worden?
Er zijn 2 FMAC units, waarbij elke "core" binnen een bulldozer core 1 kan benutten. Hij kan echter ook gedeeld worden waardoor een thread beide units ter beschikking krijgt.
Achja, nadeel... Je kan het ook zien als een voordeel op single-cores. Een single-core CPU met deze techniek is waarschijnlijk ook meer als een soort anderhalf-core bedoeld. Als deze de huidige semprons gaat vervangen is deze HT XL toch mooi een stuk sneller.
Nadeel? Dit is een voordeel!
Nu kan 1 core beide FMAC's tegelijk bedienen en blijft de andere core over voor integer werk. Dat betekent dat bij een 100% FP belasting er nog 50% ruimte over blijft voor integer reken werk.
Als je vervolgens Bulldozer met Sandy Bridge (Intel's proc in 2011) vergelijkt, dan kom je tot de conclusie dat in Bulldozer in het slechtste geval 8 DP FLOPS per clock kan verwerken, net zoals Sandy Bridge. Maar in tegenstelling tot Sandy Bridge kan Bulldozer dat zonder 100% van zijn integer-units niet meer te kunnen bedienen.
Blijkt het vervolgens om een FMAC instructie te gaan (zowel FP Add als Multiply, en dat komt best vaak voor), dan heeft Bulldozer opeens twee maal de FP-performance van Sandy Bridge, tegen 50% van de CPU-belasting.
Kortom, clock voor clock gaat Bulldozer betere FP performance neer zetten dan Sandy Bridge.
Nu kan 1 core beide FMAC's tegelijk bedienen en blijft de andere core over voor integer werk. Dat betekent dat bij een 100% FP belasting er nog 50% ruimte over blijft voor integer reken werk.
Als je vervolgens Bulldozer met Sandy Bridge (Intel's proc in 2011) vergelijkt, dan kom je tot de conclusie dat in Bulldozer in het slechtste geval 8 DP FLOPS per clock kan verwerken, net zoals Sandy Bridge. Maar in tegenstelling tot Sandy Bridge kan Bulldozer dat zonder 100% van zijn integer-units niet meer te kunnen bedienen.
Blijkt het vervolgens om een FMAC instructie te gaan (zowel FP Add als Multiply, en dat komt best vaak voor), dan heeft Bulldozer opeens twee maal de FP-performance van Sandy Bridge, tegen 50% van de CPU-belasting.
Kortom, clock voor clock gaat Bulldozer betere FP performance neer zetten dan Sandy Bridge.
dat deed AMD ook met de phenom ivm de core2. en toch won de core2 de meeste benchmarks. int is veruit de meest belangrijke taak voor een CPU.op het gebied van FP work zullen ze AMD ver achter zich laten.
en als je wel heel veel FP werk hebt dan kan je misschien eens kijken of je het kan uitvoeren op een GPU... die kunnen dat nog veel sneller.
en als we het even anders bekijken, AMD heeft nu nog steeds gewoon 8 FP units in een quadcore zitten, maar wel 8 int units ivp 4.
zolang het niet te veel ruimte in neemt kan dit een hele goede stap zijn voorwaarts in FP performance
en zelf AMD zegt dat het weinig ruimt in neemt (en dat kan heel goed kloppen, de pipelines zijn voor int zijn eigenlijk niet eens zo heel ingewikkeld en dus redelijk klein (relatief gezien natuurlijk)
het is vooral de pre-fetchers en branchpredicts die INT's ingewikkeld maken, en die word gedeeld door beide cores. ( enAtom is bijvoorbeeld onder andere zo klein omdat ze deze niet of nauwelijks heeft)
[Reactie gewijzigd door Countess op zaterdag 14 november 2009 14:49]
Daarom noemen ze de twee cores die vechten om de FP ook 1 core.
Dus moet ik het nog 2 jaar doen met mijn Phenom 2 955 
Hebk voor niets een AM3 mobo gekocht ik dacht voor in de toekomst voor de nieuwste processoren van AMD.....
Hebk voor niets een AM3 mobo gekocht ik dacht voor in de toekomst voor de nieuwste processoren van AMD.....Vanwaar de paniek? De Bulldozer gebruikt ook nog de AM3 socket hoor...
Yup, goeie kans dat je met een BIOS-upgrade misschien het een en ander kan gebruiken, en dan ben je klaar met je CPU. Echter, wat dacht je van:
S-ATA3
USB3
Misschien dat je tegen die tijd zoiets hebt van: mooi, nieuwe CPU, mooi dat hij werkt op mijn USB stick, maar 60MB/sec van mijn USB stick aftrekken is me iets te traag, ik koop een USB3 moederbord!
S-ATA3
USB3
Misschien dat je tegen die tijd zoiets hebt van: mooi, nieuwe CPU, mooi dat hij werkt op mijn USB stick, maar 60MB/sec van mijn USB stick aftrekken is me iets te traag, ik koop een USB3 moederbord!
mja, maar dan spreek je van een bijna nieuw systeem.... usb3 heeft usb3 devices nodig, en sata 3 heeft sata3 devices nodig.
Als je dan toch geld uitgeeft is een mobo maar een kleine stap
Als je dan toch geld uitgeeft is een mobo maar een kleine stap
Mwoah, dat is het mooie van die standaarden, je S-ATA1 80gb harddisk werkt nog op S-ATA 3, en mits de koper-variant van USB3 is gekozen (wat waarschijnlijk het meest zal voorkomen), werkt je antieke USB1.0 balletjesmuis er ook nog op. USB3 heeft echter nog een tweede plug, die optisch is. Daar zul je wat kunstwerk mee moeten uithalen om er een stukje metaal in te kunnen schuiven.
Als je niet kunt wachten kun je altijd nog in de tussentijd de hexacore desktop processor kopen.
nieuws: AMD bevestigt komst desktop-cpu met zes cores
nieuws: AMD faseert cpu's uit en vervroegt introductie hexacore
Voor zover ik begrepen heb past deze op een AM3 compatibel socket.
nieuws: AMD bevestigt komst desktop-cpu met zes cores
nieuws: AMD faseert cpu's uit en vervroegt introductie hexacore
Voor zover ik begrepen heb past deze op een AM3 compatibel socket.
am3+?
dit is veer een puur staaltje efficientie. klein krachtig en zo goedkoop mogelijk.
als dat nou met alles zo zou gaan gebeuren dan was er geen armoede
hier is de orginele bron
http://www.engadget.com/2...s-computing-bulldozer-an/
er gaan geruchten over am4
dit is veer een puur staaltje efficientie. klein krachtig en zo goedkoop mogelijk.
als dat nou met alles zo zou gaan gebeuren dan was er geen armoede
hier is de orginele bron
http://www.engadget.com/2...s-computing-bulldozer-an/
er gaan geruchten over am4
Op de desktop roadmap staat gewoon AM3 hoor.
Die notebook roadmap is overigens wel grappig: ze hebben blijkbaar nog niet beslist met wel procedé ze de ultrathin en netbook processors zullen maken.. 32nm lijkt me wel de logischte keuze, aangezien accuduur hier toch wel erg belangrijk is.
Die notebook roadmap is overigens wel grappig: ze hebben blijkbaar nog niet beslist met wel procedé ze de ultrathin en netbook processors zullen maken.. 32nm lijkt me wel de logischte keuze, aangezien accuduur hier toch wel erg belangrijk is.
Grappig dat er "x86 Architecture" staat, in plaats van x64 architecture. Je zou zeggen dat AMD toch iets trotser is op hun eigen architectuur?
Alles is momenteel X86 tenminste voor de PC en dergelijke
Klopt. Kleine aanvulling hierop: de enige correcte term voor de 64bits architecturen van AMD en Intel is "x86-64".
Correct is wat teveel gezegd: x86-64 is wel de meest vendor-neutrale term, maar niet per se correcter. AMD zelf adverteert het als AMD64 sinds 2001 ergens, Intel heeft er een beetje een zooitje van gemaakt met EM64T, IA32e en uiteindelijk Intel64. Neemt niet weg dat ik het met je eens ben dat x86-64 de te prefereren term is voor de architectuur(-familie).
Een normale pc cpu word in de x86 Architecture geschoven.
x64 Is enkel om aan te geven dat het een 64 Bits cpu betreft maar dit valt ook nog steeds onder de x86 basis.
x64 Is enkel om aan te geven dat het een 64 Bits cpu betreft maar dit valt ook nog steeds onder de x86 basis.
Het valt inderdaad nog gewoon onder de x86 familie. Bovendien is de Bulldozer geen 'X64' if AMD64 CPU, maar een 128-bit CPU, wat overigens ook terug te zien is in de pica in het artikel.
Het hebben van een vector unit die 128 bits tegelijk aankan maakt een CPU niet 128-bits. De meeste mensen definiëren de bitbreedte van de CPU aan de hand van de breedte van de General Purpose Registers, de breedte van de geheugenbus (en dus de grootte van pointers), en of het een integer addition van een getal zo breed als een GPR in één clockcycle af kan handelen (pipelining even buiten beschouwing gelaten).
Een voorbeeld van marketingonzin is wel de zogenaamde 64-bits Nintendo64.
Een voorbeeld van marketingonzin is wel de zogenaamde 64-bits Nintendo64.
Echter betekend een unit die 128-bits tegelijk aan kan doorgaans ook dat het register zo groot moet zijn. Het lijkt me onlogisch dat de Bulldozer voor een 128-bit FP berekening de gegevens uit 4 registers haalt (RAX, RBX, RCX en RDX).
Dat zou namelijk betekenen dat er voor één instrucite voorafgaand 2 of 4 MOV-instructies moeten worden gegeven in plaats van 1 of 2. Het is koffiedik kijken, maar ik verwacht zelf dat AMD ook de GPR 128-bit breed zal maken omdat anders een groot deel van het voordeel simpelweg wegvalt.
Maargoed, als ik onderstaand artikel lees komt dat er nog niet en zal men zo te zien de data uit meerdere registers gaan ophalen.
http://www.brightsideofne...it-crunching-monster.aspx
Dat zou namelijk betekenen dat er voor één instrucite voorafgaand 2 of 4 MOV-instructies moeten worden gegeven in plaats van 1 of 2. Het is koffiedik kijken, maar ik verwacht zelf dat AMD ook de GPR 128-bit breed zal maken omdat anders een groot deel van het voordeel simpelweg wegvalt.
Maargoed, als ik onderstaand artikel lees komt dat er nog niet en zal men zo te zien de data uit meerdere registers gaan ophalen.
http://www.brightsideofne...it-crunching-monster.aspx
[Reactie gewijzigd door GENETX op zaterdag 14 november 2009 11:49]
Omdat je op een netbook dan geen windows 7 starter kunt draaien.
x64 bestaat niet.
In den beginne as er de 8086 instructie set. Omdat in de wiskunde x = 80 kan worden gezegd, noemen we dat dus x86. (of omdat het korter is, en er ook een 8088 CPU was die niet helemaal 8086 compatible was, en die was dan weer de x88). Op die 8086 instructieset zijn uitbreidingen en wijzigingen toegepast, zoals de overstap naar 16- en 32-bit. Deze beiden voor de grootste ICT boom, dus veel minder impact, daarnaast waren Cyrix, AMD en Intel toen 1 op 1 van elkaar aan het overbouwen. Beide fabrikanten gingen op den duur uit elkaar, en hun eigen ideeën uitwerken. Meestal met Intel aan top, zoals MMX, SSE (1,2,3,4,4.2,4.1), en het 'unieke registratie per CPU' debacle waar de EU (gelukkig) een stokje voor stak. AMD heeft echter ook het een en ander gedaan, zoals de haast niet gebruikte 3DNow! instructies (die nog steeds op veel AMD CPU's voor komen), en aanpassingen op SSE, specifiek toevoegingen aan de vierde versie hiervan. SSE hebben ze overigens, net zoals de x86 instructieset, in licentie van Intel.
AMD is niet dom, echter, en besloot om eens iets groots te doen, en kwam met een revolutionair ontwerp (zonder FSB!) genaamd de Athlon 64, een ontwerp wat Intel nu pas 'na' heeft weten te maken met de Core i5/i7 (het geheugencontroller in de CPU idee). Een van de nieuwigheidjes was een 64-bit modus, die ze 'AMD64' noemde. Als je onder een 64 bit Windows Vista of 7 gaat kijken, zul je in de C:\Windows\System32\DriverStore\FileRepository directory nog steeds heel vaak de naam 'AMD64' voor zien komen. Dat is de officiële naam van de uitbreiding op de basis instructieset ook.
Intel kon niet achterblijven, hoewel ze aanvankelijk hun IA64 architectuur in de vorm van de Itanium wilde laten groeien, zijn ze mede onder druk van Microsoft genoodzaakt geweest om in 2004 de AMD64 tech in licentie te nemen. Intel kan natuurlijk niet AMD op hun CPU's zetten, en heeft de techniek toen EMT64 genoemd. Omdat EMT een moeilijke afkorting is in een wereld waar de ICT-ers graag afkortingen gebruiken, maar normale mensen niet, hebben ze het later Intel64 genoemd, en dat is de 'officiële' naam van dezelfde instructieset als AMD64 nog steeds. Binnen besturingssystemen is het al snel x86-64 gaan heten, oftewel: 8086 in 64 modus. Ergens halverwege is vanuit verschillende kringen besloten om X gelijk te stellen aan 8086-, waardoor het geheel nu x64 word genoemd.
In den beginne as er de 8086 instructie set. Omdat in de wiskunde x = 80 kan worden gezegd, noemen we dat dus x86. (of omdat het korter is, en er ook een 8088 CPU was die niet helemaal 8086 compatible was, en die was dan weer de x88). Op die 8086 instructieset zijn uitbreidingen en wijzigingen toegepast, zoals de overstap naar 16- en 32-bit. Deze beiden voor de grootste ICT boom, dus veel minder impact, daarnaast waren Cyrix, AMD en Intel toen 1 op 1 van elkaar aan het overbouwen. Beide fabrikanten gingen op den duur uit elkaar, en hun eigen ideeën uitwerken. Meestal met Intel aan top, zoals MMX, SSE (1,2,3,4,4.2,4.1), en het 'unieke registratie per CPU' debacle waar de EU (gelukkig) een stokje voor stak. AMD heeft echter ook het een en ander gedaan, zoals de haast niet gebruikte 3DNow! instructies (die nog steeds op veel AMD CPU's voor komen), en aanpassingen op SSE, specifiek toevoegingen aan de vierde versie hiervan. SSE hebben ze overigens, net zoals de x86 instructieset, in licentie van Intel.
AMD is niet dom, echter, en besloot om eens iets groots te doen, en kwam met een revolutionair ontwerp (zonder FSB!) genaamd de Athlon 64, een ontwerp wat Intel nu pas 'na' heeft weten te maken met de Core i5/i7 (het geheugencontroller in de CPU idee). Een van de nieuwigheidjes was een 64-bit modus, die ze 'AMD64' noemde. Als je onder een 64 bit Windows Vista of 7 gaat kijken, zul je in de C:\Windows\System32\DriverStore\FileRepository directory nog steeds heel vaak de naam 'AMD64' voor zien komen. Dat is de officiële naam van de uitbreiding op de basis instructieset ook.
Intel kon niet achterblijven, hoewel ze aanvankelijk hun IA64 architectuur in de vorm van de Itanium wilde laten groeien, zijn ze mede onder druk van Microsoft genoodzaakt geweest om in 2004 de AMD64 tech in licentie te nemen. Intel kan natuurlijk niet AMD op hun CPU's zetten, en heeft de techniek toen EMT64 genoemd. Omdat EMT een moeilijke afkorting is in een wereld waar de ICT-ers graag afkortingen gebruiken, maar normale mensen niet, hebben ze het later Intel64 genoemd, en dat is de 'officiële' naam van dezelfde instructieset als AMD64 nog steeds. Binnen besturingssystemen is het al snel x86-64 gaan heten, oftewel: 8086 in 64 modus. Ergens halverwege is vanuit verschillende kringen besloten om X gelijk te stellen aan 8086-, waardoor het geheel nu x64 word genoemd.
Leuk verhaal, maar dat x stata voor 80 klopt niet.
Eerst waren er inderdaad de 8088 en 8086 welke respectievelijk 8 en 16 bits waren.
Daarna kwamen de 80186 die flopte, de 80286, 80386 en 80486.
De x staat dus voor een waarde die in de loop der tijd veranderde. Voor het gemak liet men vanad de 80286 in het dagelijks gebruik de 80 vallen zodat de processoren in de praktijk werden aangeduid als 286, 386 en 486.
De Pentium had eigenlijk 80586 moeten heten, maar Intel schrapte dat omdat dat niet als handelsmerk beschermd kon worden.
Vervolgens kwamen AMD en IBM/Cyrix wel met varianten genaamd 586 en 686. Vanaf dan is x86 ook steeds meer in plaats van de processor zelf de aanduiding geworden voor de familie waaroe de processor behoorde.
Eerst waren er inderdaad de 8088 en 8086 welke respectievelijk 8 en 16 bits waren.
Daarna kwamen de 80186 die flopte, de 80286, 80386 en 80486.
De x staat dus voor een waarde die in de loop der tijd veranderde. Voor het gemak liet men vanad de 80286 in het dagelijks gebruik de 80 vallen zodat de processoren in de praktijk werden aangeduid als 286, 386 en 486.
De Pentium had eigenlijk 80586 moeten heten, maar Intel schrapte dat omdat dat niet als handelsmerk beschermd kon worden.
Vervolgens kwamen AMD en IBM/Cyrix wel met varianten genaamd 586 en 686. Vanaf dan is x86 ook steeds meer in plaats van de processor zelf de aanduiding geworden voor de familie waaroe de processor behoorde.
De instructieset is nog steeds x86 volgens mij. Ik denk dat je 'x64' moet schrijven als x86-64.
Edit: Ik moet vaker de pagina vernieuwen
Edit: Ik moet vaker de pagina vernieuwen
[Reactie gewijzigd door mzziol op vrijdag 13 november 2009 19:07]
wanneer komt de heftruck?
Dus in 2011 krijgen we de 28nm CPU's en wat krijgen we 10 jaar later? Dan krijgen we Qubits?
In 2011 krijgen we de 32nm processors.
Maar daarna komt nog 22nm, 16nm en 11nm, pas daarna zitten ze aan de limieten van halfgeleiders (vooral quantum tunneling wordt een groot probleem bij 10nm). Er is zelfs geen garantie dat ze wel 11nm halen met silicium, sterker nog, 16nm blijkt al onmogelijk te zijn met silicium (volgens enkele wetenschappers). 16 en 11nm zal dus eerder met nanotechnologie zijn. Maar tegen dan zijn we volgens de planning van het ITRS al wel in het jaar 2022 aangekomen, dus we hebben nog wel tijd om uit te maken hoe het moet en wat daarachter komt.
Trouwens, Intel denkt al werkende exemplaren van 11nm in 2015 te kunnen afleveren!
Een qubit processor bestaat trouwens al:
nieuws: Onderzoekers ontwikkelen quantumprocessor
Natuurlijk is er nog wel wat werk aan, vooral dan naar de levensduur van qubits toe.
Maar daarna komt nog 22nm, 16nm en 11nm, pas daarna zitten ze aan de limieten van halfgeleiders (vooral quantum tunneling wordt een groot probleem bij 10nm). Er is zelfs geen garantie dat ze wel 11nm halen met silicium, sterker nog, 16nm blijkt al onmogelijk te zijn met silicium (volgens enkele wetenschappers). 16 en 11nm zal dus eerder met nanotechnologie zijn. Maar tegen dan zijn we volgens de planning van het ITRS al wel in het jaar 2022 aangekomen, dus we hebben nog wel tijd om uit te maken hoe het moet en wat daarachter komt.
Trouwens, Intel denkt al werkende exemplaren van 11nm in 2015 te kunnen afleveren!
Een qubit processor bestaat trouwens al:
nieuws: Onderzoekers ontwikkelen quantumprocessor
Natuurlijk is er nog wel wat werk aan, vooral dan naar de levensduur van qubits toe.
[Reactie gewijzigd door Malantur op vrijdag 13 november 2009 18:42]
Dus dat is Bobcat en wanneer verschijnt Bobcat volgens het nieuwsbericht:terwijl Bobcat waarschijnlijk op 28nm zal worden geproduceerd volgens de klassieke bulk-methode.
Dus dat is in 2011In 2011 moeten op de Bobcat-architectuur gebaseerde cpu's vooral in laptops een plaats krijgen.
Ja inderdaard, Qubits bestaan al langer alleen het werkt nog voor geen meter. In ieder geval werkt het niet beter dan de huidige bit processoren,Een qubit processor bestaat trouwens al:
nieuws: Onderzoekers ontwikkelen quantumprocessor
Natuurlijk is er nog wel wat werk aan, vooral dan naar de levensduur van qubits toe.
[Reactie gewijzigd door Fjerpje op vrijdag 13 november 2009 18:44]
Klopt ja, te snel door de bocht gereageerd.
De Bulldozer komt op 32nm, de Bobcat 28nm.
De Bulldozer komt op 32nm, de Bobcat 28nm.
Om het preciezer te zeggen.
Bulldozer komt op 32nm 'high-performance' HKMG SOI.
Bobcat kom op 28nm 'low power' HKMG Bulk.
Bulldozer komt op 32nm 'high-performance' HKMG SOI.
Bobcat kom op 28nm 'low power' HKMG Bulk.
Altijd leuk om er weer een quantum-link tussen te gooien.. Was weer een uur verder en een paar sublinks en info rijker na het aanklikken.. en alvorens hier weer terug te zijn... Nu The Elegant Universe aan het binnenhalen Prachtig. Ep.01 is binnen Laterz.
Prachtig. Ep.01 is binnen Laterz.Heeft de Bulldozer SSE5? Volgens wikipedia zou de bulldozer ondersteuning van SSE5 hebben.
Volgens het plaatje de Bobcat niet.
Volgens het plaatje de Bobcat niet.
Dat de Bobcat het niet heeft wilt niet zeggen dat de Bulldozer het ook niet heeft. In de eerste zin van het wikipedia artikel staat dat SSE5 door AMD aangekondigd is om in de Bulldozer te steken. Dus tenzij hun plannen ondertussen al verandert zijn, zal de Bulldozer wel SSE5 krijgen. Op de roadmap wordt het in inder geval noch bevestigd, noch ontkent.
Waarbij even moet worden onthouden dat Bobcat echt een zuinige, simpele, processor is. Bulldozer is echt een bitcrunching beest. Bobcat is echter een gestripte x86 processor die de basistaken kan uitvoeren, maar niet gemaakt is om zijn spieren te vertonen. Het is net een Atom wat dat betreft, die mist ook allemaal geavanceerde dingen die een Core 2 wel heeft, puur om hem klein en zuinig te houden.
Vind het zelf wel knap dat die CPU dus zo'n 50% van de grootte van een Athlon II heeft, maar toch 90% van de prestaties neer zou moeten zetten. Dat is een stuk beter als de Atom die op grofweg 50% van de prestaties zit. Een Atom heeft 47 miljoen transistoren, een Bobcat zou zo te zien op 234M / 2 / 2 = 56M transistoren uitkomen.
Vind het zelf wel knap dat die CPU dus zo'n 50% van de grootte van een Athlon II heeft, maar toch 90% van de prestaties neer zou moeten zetten. Dat is een stuk beter als de Atom die op grofweg 50% van de prestaties zit. Een Atom heeft 47 miljoen transistoren, een Bobcat zou zo te zien op 234M / 2 / 2 = 56M transistoren uitkomen.
Op dit item kan niet meer gereageerd worden.
Onderwerpen
Populair: Tablets Samsung Websites en communities Mobiele telefoons Google Apple Microsoft Sony Games Politiek en recht
© 1998 - 2013 Tweakers.net B.V. Contact Over Tweakers Jouw privacy Algemene voorwaarden Cookies
Tweakers wordt uitgegeven door De Persgroep en wordt gehost door True
