IBM is eerste met 22nm sram-bouwsteen

Onderzoekers van IBM en zijn ontwikkelpartners hebben het eerste werkende 22nm-sram geproduceerd. De sram-cel heeft een oppervlakte van 0,1 vierkante micrometer en maakt gebruik van een traditioneel ontwerp met zes transistors.

Sram wordt vanwege zijn snelheid onder meer gebruikt in cpu's voor tijdelijke opslag van gegevens. De aankondiging van de sram-bouwsteen op basis van 22nm-procestechnologie is belangrijk omdat dit een eerste stap is op weg naar een volledige cpu op basis van dat kleinere procedé. Er wordt bij het 22nm-sram gebruikgemaakt van high-k/metal gate-procestechnologie.

De 22nm-procestechnologie is nog wel een generatie verwijderd van gebruik in cpu's: eerst is 32nm aan de beurt. Intel demonstreerde in september 2007 de eerste wafer met 32nm-sram, terwijl IBM al een jaar geleden zijn 32nm-sram-technologie introduceerde. De verwachting is dat Intel op de komende IDF 2008-conferentie de eerste cpu-prototypes op basis van een 32nm-procedé zal tonen.

AMD, onderzoekspartner van IBM, loopt op het gebied van procestechnologie een jaartje achter en zal pas eind dit jaar de eerste Shanghai-serverchips en Deneb-desktopprocessors uitbrengen die met een 45nm-procedé worden gebakken.

IBM werkte voor het onderzoek naar de kleinste sram-cel samen met zijn partners AMD, Freescale, ST Microelectronics, Toshiba en de Cnse-onderzoeksafdeling van de universiteit van Albany, waar de 22nm-mijlpaal ook daadwerkelijk werd gerealiseerd.

Reacties (13)

[MSalters]

Om de cel in perspectief te plaatsen: 0.1 um^{[2/sup] is 100.000 nm[sup]2}. Die cel is dus ongeveer 300nm x 300nm. SRAM geheugen is veel simpeler dan een CPU of GPU; verreweg de meeste transistoren zitten in een van de miljoenen cellen. Daarom wordt geheugen nogal eens als engineering test gebruikt voor dit soort nieuwe processen. Bovendien kun je makkelijker het ontwerp schalen bij je test baksels; het is een stuk lastiger om 75% van de transistoren uit een bestaand CPU ontwerp weg te laten.

[Greyh0und]

Sram wordt vanwege zijn snelheid onder meer gebruikt in cpu's voor tijdelijke opslag van gegevens.

cache dus... of niet soms?

[onox]

SRAM is veel duurder dan DRAM omdat er 6 transistors gebruikt worden om de stroom in een cirkeltje te laten blijven lopen. DRAM gebruikt 1 transistor en 1 condensator. Het opladen van een condensator gaat natuurlijk langzamer dan 6 transistoren die eventjes schakelen.

[Jaco69]

Bij SRAM loopt er geen (nauwelijks) stroom als er niet geschakeld word van 0 naar 1 of anders om. 6 transistoren nemen natuurlijk wel veel meer opervlakte in als 1 en daarom is het duurder.

[Verwijderd]

Yup. Cache

[TD-er]

en registers.

[Rob Coops]

Ok, dus als we kijken naar Intel dat in September 2007 de eerste sample sram op 32nm en nu 1 jaar later hebben zij dus ook echt een sample processor (athans dat is de verwachting) dan kunnen we dus redelijkerwijs aan nemen dat IBM ongeveer even snel zal zijn en rond eind 2009 met een 22nm processor sample zal kunnen komen.

Natuurlijk zit er nog wel een jaar of zo tussen een sample en een echte productie lijn maar als het een beetje mee zit hebben we dus rond eind volgend jaar een 32nm processor bij de computer boer op de hoek.

Het lijkt wel of deze ontwikkelingen steeds maar sneller en sneller gaan terwijl we steeds maar dichter en dichter bij het maximaal haalbare komen. Je zou toch denken dat het steeds moeilijker moet worden maar het omgekeerde lijkt het geval.
Ik zou haast denken dat er binnen kort een ontdekking komt die ook de ~20nm grens niet als onder grens van het verkleinen vind maar ontdekt dat het nog veel kleiner kan.

[kluyze]

Dat is toch de verwachting van intel, elke 2 jaar een nieuwe architectuur en elke 2 jaar (met een jaar vertraging) een kleiner procede.

Dus eind dit jaar de Nehalem op 45nm en eind volgend jaar de nehalem architectuur op 32nm (Westmere) en dan het jaar erop, 2010 dus, de Sandy Bridge heb ik ergens gelezen op 32nm. En dan zou in 2011 de 22nm variant van die architectuur uit moeten komen.

[Dutchtraveller]

Dat zijn dus 100 miljoen bits aan statisch geheugen (voor cache e.d.) op 1 vierkante mm.
Een proc van 100mm2 waarvan de helft cache zou dan 500MByte cache kunnen hebben..
Per byte netto cache heb je naar schatting 10 bits nodig.

Kun je de huidige Linux of Windows XP vanuit de cache draaien...

[FireDrunk]

Je neemt de ruimte van de gehele processor als oppervlakte... maar een CPU is toch niet 100% cache maar ook nog wat dingen om te rekenen?

[h8bal]

Neen, hij neemt de helft van de processor als voorbeeld staat er toch duidelijk.

[The mindkiller]

@thijs_cramer
beter lezen: Een proc van 100mm2 waarvan de helft cache zou dan 500MByte cache kunnen hebben

[Reactie gewijzigd door The mindkiller op 23 juli 2024 21:36]

[Dutchtraveller]

Helaas een factor 10 verrekend. 'slechts' 10 miljoen bits a 6 transistoren per mm2.
Dus ook maar 50MB cache in proc met een die van 100mm2 (waarvan de helft cache).
Toch niet slecht, een factor 8 meer dan nu.

De Montecito (dual core itanium) is 596mm2.
Op chips van die omvang zou ruimte moeten zijn voor ongeveer 300MB cache.