Onderzoekers bij HP zijn erin geslaagd om de dichtheid van zogenaamde field programmable gate arrays tot acht maal te vergroten door gebruik te maken van nanotechnologie. Een gevolg hiervan kan zijn dat de levenscyclus van traditionale chips verlengd kan worden.
Al vele jaren is het zo dat iedere 18 tot 24 maanden het aantal transistors op een chip verdubbelt, terwijl de productiekosten hetzelfde blijven: de Wet van Moore. De voornaamste verklaring hiervoor is dat transistors iedere keer weer kleiner gemaakt kunnen worden. Op termijn zal men daarbij echter tegen fysieke grenzen aanlopen, aldus de HP-onderzoekers. Zij hebben daarom een techniek ontwikkeld waardoor fpga's kleiner kunnen worden door gebruik te maken van nanowires, terwijl de hoeveelheid en grootte van transistors gelijk blijft. Bij normale cmos-fpga's worden de logische bewerkingen en de routering van signalen afgehandeld door de transistors. De HP'ers laten de transistors de logische bewerkingen afhandelen en maken gebruik van een dwarsverbinding om alle signalen te routeren.
Aangezien conventionele fpga's tachtig tot negentig procent van hun capaciteit gebruiken voor de routering, betekent het gebruik van nanotechnologie een efficëntieverbetering. Het aantal transistors dat ingezet wordt voor de logische bewerkingen wordt namelijk veel groter. Een ander voordeel is dat de nanodwarsbalk minder energie nodig heeft om zijn werk te doen dan de gewone transistors. Als alles meezit lukt het de onderzoekers om in 2010 een hybride fpga geproduceerd te hebben. Er zal dan gebruikgemaakt worden van traditionele 45nm-technologie voor de cmos-transistors, terwijl de nanodwarsverbinding gebaseerd zal zijn op 15nm-technieken. Of in dit jaar ook de eerste chips die gebruikmaken van de nieuwe techniek op de markt komen, heeft HP niet bekendgemaakt.