Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 13 reacties
Bron: Channel Register, submitter: iyanic

Intel verwacht dat tegen het derde kwartaal van 2006 er meer chips op 65nm gebakken zullen worden dan op 90nm. De Yonah zal de eerste 65nm-chip zijn en is de dual-core versie van de Pentium M, die deel zal uitmaken van het Napa-platform. Daarna zullen Presler en Cedarmill snel volgen als opvolgers van de Pentium D en een vierde 65nm-chip die voor het eerste kwartaal van 2006 voorzien is, is Dempsey, de dual-core Xeon. De yields mogen dan wel nog niet helemaal op het niveau zijn dat gehaald wordt met het 90nm-productieprocédé, volgens Intel zal de productiekwaliteit tegen die tijd zeer goed zijn.

Moderatie-faq Wijzig weergave

Reacties (13)

Het helpt dat er op 65nm al een 28% slechtere yield gedaan kan worden dan op 90nm om toch dezelfde winst te maken, omdat je simpelweg zoveel meer CPUs kan plaatsen op dezelfde wafer.

Met de al ingecalculeerde yields die nu voor 90nm gebruikt worden, is dat dus een ruime aanleg om alvast te beginnen.

Waar echter nog weinig over bekend is, is of de 65nm dies minder last hebben van de problemen die naar voren kwamen met de verkleining van 130 naar 90nm. Er zijn wat artikelen (ook op Tweakers.net) die het er een beetje over hebben, maar nog weinig gedetaileerd, vooral met betrekking tot lekstromen en andere verliezen op 65nm.

In de tussentijd is Intel ook druk bezig geweest om de strained-K en andere technieken te verbeteren, dus het zal wel goed komen.

Als de yields snel groter worden, dan wordt de winst alleen maar groter voor Intel, dus hopelijk zet zich dat snel om in prijsverlaging, zodat wij er ook wat aan hebben.

@Countess, je hebt gelijk grotere yeilds, ik had ingetypt yield-verlies en daarna weer veranderd, zonder kleiner in groter aan te passen.

@chaoot, voorzover Intel dit correct publiceert zijn er weinig dramatische aanpassingen nodig. Het daadwerkelijke produktie proces is hetzelfde (dat wordt pas kostig als ze overstappen op 400mm wafers), en het lythografische proces heeft volgens Intel weinig aanpassingen nodig. En er komt dan wel density problemen bij, echter er komen ook density voordelen bij. Bijvoorbeeld de inner kern van een 300mm wafer is vaak de hoogste kwaliteit, bij 65nm passen er dus meerdere CPUs in dit gebeid, waardoor de produktie van hoger geklokte CPUs ook omhoog gaat, wat nog meer winst oplevert.

@oegaoega, daar heb je opzich wel gelijk in, echter jij houd er dan weer geen rekening mee, dat die nieuwere chips anders op 90nm moeten worden gemaakt, en dan nog groter zijn.
@ronIT

De investeringen om die nodig zijn om 65nm process technologie te beheersen zijn dermate hoog dat er bij een 28% verlies van yield echt geen break even of winst gehaald wordt.
Daarnaast is er nog een factor in het spel die defect density heet.

Apparatuur voor lithographie bijvoorbeeld gaat in kosten exponentieel omhoog te opzichte van de 90nm generatie.

yield en defect density zijn heilig in waferfabs en geen enkele fabrikant zul je ooit horen zeggen dat een loss van 28% "ingecalculeerd" is om de stap naar 65nm te rechtvaardigen.
Het helpt dat er op 65nm al een 28% slechtere yield gedaan kan worden dan op 90nm om toch dezelfde winst te maken, omdat je simpelweg zoveel meer CPUs kan plaatsen op dezelfde wafer.
Volgens mij klopt er helemaal niks van die 28 %.
nm is een lengteeenheid terwijl het gaat om de oppervlakte van een die.
D'r komen meer (hele) cores van 1 wafer, dus hoef je een kleiner aantal goedlopende cores te bakken om dezeflde yeild (= productieve:kapotter core) te halen.

Althans, zo zie ik dat verhaal.
Het zijn juist meer transistors, dus bij een evegroot blijvende core meer core's, bij een evengroot blijvende die's meer die's die van een wafer afgehaalt kunnen worden.

De transistors bepalen de interne logica, dus als om een bepaalde core te maken heb je een bepaalt aantal transistors nodig, dit aantal veranderd niet door transistor verkleiningen.

De grootte van de transistors samen met het aantal transistor bepalen de grootte van de die.

De grootte van de die en de grootte van de wafer bepalen hoeveel die's er van de wafer afgehaalt kunnen worden.

De gevorderdheid van het productie proces en het aantal die's wat van een wafer kan worden afgehaalt bepalen hoeveel een wafer opleverd. En dat bepaalt of iets veel gaat kosten of niet.
Dat is afaik alleen een maat voor de grootte cq. afstand tussen gates (correctie?). Hoe kleiner de gates en de afstand ertussen, hoe kleiner de die, ergo, hoe meer dies er op een 300mm wafer passen :).
zoals die naar voren kwam met de verkleining van 130 naar 90nm.
iedereen dacht idd dat daar de oorzaak lag voor het grote verbruik van de prescott.
later bleek dat de transistor keuze en het ontwerp is geweest (ontwerp met veel componenten op dubbele kloksnelheid, die dus snel schakkelende maar stroom vretenede transistoren nodig hebben)
de later uitgebrachte pentium-m op 90nm kon bv wel zijn laage verbruik behouden. even als de ahtlon64 die zelfs een heel stuk minder is gaan gebruiken op 90nm.

tot nu toe zijn zowel intel als AMD er van overtuigt dat 65nm minder verbruik gaat opleveren.

yields moeten trouwens juist hoog zijn. niet klein.
hoe hoger de yield hoe meer werkende cpu's je uit je waffer hebt gehaalt. (yield = opbrengst.)
later bleek dat de transistor keuze en het ontwerp is geweest (ontwerp met veel componenten op dubbele kloksnelheid, die dus snel schakkelende maar stroom vretenede transistoren nodig hebben)
Maar juist die transistoren trokken niet de meeste stroom, dat deden de "gewone" transistoren die (als ik me niet vergis) op een hogere Vcore liepen dan eigenlijk nodig was, zodat de REE zijn werk op de hogere clock kon doen.
Maar hierbij houd je geen rekening met het feit dat de toekomstige CPU's meer transistoren zullen bevatten en dus ook stukken groter zullen zijn.
edit:
spelling
Het helpt dat er op 65nm al een 28% slechtere yield gedaan kan worden
Het verschil tussen 90nm en 65nm is dan wel 28% maar als je kijkt hoeveel meer je uit een 'die' te halen is dan kom je boven de 28% uit.

De 90nm en 65nm zijn namelijk lengte maten en voor het berekenen van het aantal core's heb je het over opervlakte.

Als ik het goed bereken dan geeft een overgang van 90nm naar 65nm een winst van ongeveer 48%
Men spreekt hier over de breedte van de sporen die men maakt. Hoe kleiner de sporen hoe meer cpu's op een wafer.
Nee het gaat om de grote van de transistoren, hoe kleiner de transistoren hoe sneller ze kunnen schakelen.
en om de "wet van Moore" (het verdubbelen van het aantal transistors om de anderhalf jaar ) bij te kunnen houden worden de transistors veel kleiner.

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True